Проектирование универсальной микро-ЭВМ

Таблица 2.5 – Формат РУС  БИС КР580ВВ55А

Управляюшее слово (РУС)								Режимы
D7	D6	D5	D4	D3	D2	D1	D0
1	X	X	X	X	X	X	X	Всегда должен быть установлен
Режим работы PA и разрядов 4-7 PC
1	0	0	X	X	X	X	X	Режим 0
1	0	1	X	X	X	X	X	Режим 1
1	1	X	X	X	X	X	X	Режим 2
Канал PA
1	X	X	0	X	X	X	X	Вывод
1	X	X	1	X	X	X	X	Ввод
Разряды 4-7 канала PC
1	X	X	X	0	X	X	X	Вывод
1	X	X	X	1	X	X	X	Ввод
Режим работы PB и разрядов 0-3 PC
1	X	X	X	X	0	X	X	Режим 0
1	X	X	X	X	1	X	X	Режим 1
Канал PB
1	X	X	X	X	X	0	X	Вывод
1	X	X	X	X	X	1	X	Ввод
Разряды 0-3 канала PC
1	X	X	X	X	X	X	0	Вывод
1	X	X	X	X	X	X	1	Ввод

В дополнение к основным режимам работы микросхема обеспечивает возможность программной независимой  установки в 1 и сброса в 0 любого из разрядов регистра канала PС. Формат управляющего слова установки/сброса разрядов регистра канала PС показан  в таблице 2.6. Если микросхема запрограммирована для работы в режиме 1 или 2, то через выводы PC0 и PС3 канала PС выдаются сигналы, которые могут использоваться как сигналы запросов прерывания для микропроцессора. Запретить или разрешить формирование этих сигналов в микросхеме можно установкой или сбросом соответствующих разрядов в регистре канала PС. Эта особенность микросхемы позволяет программисту запрещать или разрешать обслуживание любого внешнего устройства ввода/вывода без анализа запроса прерывания в схеме прерывания системы.

Таблица 2.6 – Формат РУС  установки/сброса битов PC БИС КР580ВВ55А

Управляющее слово (РУС)								Режимы
D7	D6	D5	D4	D3	D2	D1	D0
0	X	X	X	X	X	X	X	Всегда должен быть установлен
Разряд канала PC
0	X	X	X	0	0	0	X	0
0	X	X	X	0	0	1	X	1
0	X	X	X	0	1	0	X	2
0	X	X	X	0	1	1	X	3
0	X	X	X	1	0	0	X	4
0	X	X	X	1	0	1	X	5
0	X	X	X	1	1	0	X	6
0	X	X	X	1	1	1	X	7
Установка
0	X	X	X	X	X	X	0	Установка в 0
0	X	X	X	X	X	X	1	Установка в 1

В проектируемой микроЭВМ микросхема КР580ВВ55А программно должна будет быть настроена на режим 1, вывод. При этом РУС =                    = 10101101b = 0ADh.

В режиме 1 передача данных осуществляется только через каналы PA и PB, а линии  канала PC используются для приёма и  выдачи сигналов управления обменом (сигналов квитирования). Функциональные схемы каналов PA и PB при выводе информации в режиме 1 показаны на рисунке 2.9.

Сигнал низкого уровня на выходе (стробирующий сигнал записи) свидетельствует о том, что МП произвёл запись данных в выходной регистр канала. Сигнал низкого уровня на выходе (подтверждение записи) свидетельствует о том, что внешнее устройство приняло данные, записанные в микросхему. Сигнал устанавливается в состояние высокого уровня, если сигналы   и в состоянии высокого уровня и соответствующий разряд регистра канала PC используется как триггер разрешения выработки запроса прерывания по данному каналу. В состоянии низкого уровня сигнал сбрасывается при переходе сигнала в состояние низкого уровня.

 

Рисунок 2.9 – Функциональные схемы каналов PA и PB при выводе информации в режиме 1

Разработка последовательного интерфейса.

Интерфейс последовательного  ввода/вывода будет выполнен на БИС  программируемого интерфейса связи  в последовательном коде КР580ВВ51А, которая  будет работать в асинхронном  режиме. Эта БИС занимает 2 порта  в адресном пространстве ввода/вывода МП, и, так как она сопрягается с младшим байтом данных D7-D0, оба порта имеют чётные адреса FFF6h и FFF4h. Функционирование микросхемы определяется адресным битом A1 и сигналами и , и согласно таблице 2.7.

Таблица 2.7 – Управление портами БИС КР580ВВ51А

Сигналы на входах				Направление передачи информации
1	X	X	X	Канал данных à третье состояние
0	0	0	1	Чтение данных
0	0	1	0	Запись данных
0	X	1	1	Запрещение любой операции
0	1	0	1	Чтение состояния
0	1	1	0	Запись команды

Так как скорость обмена данными по каналам связи составляет 600бит/с, что существенно меньше распределения тактовой частоты работы разрабатываемой микроЭВМ, поэтому основное тактирование СБИС последовательного интерфейса будет осуществляться частотой:

 

Функция микроЭВМ при этом сводится лишь к соответствующему программированию режимов работы БИС, определению состояния её работы, и записи или получению данных в параллельном коде. Для организации передачи в 600бит/с необходим также генератор скорости передачи. Он будет выполнен на двух двоичных четырёхразрядных счётчиках, которые делят частоту PXCLK на 80 (9600 Гц). Эта частота в 16 раз больше частоты передачи.

Частоту PXCLK делённую на 80 подадим на входы и .

Для микросхемы КР580ВВ51А  асинхронный режим работы характеризуется одиночными посылками информации, инициализация которых определяется либо МП системы, либо внешним устройством. Формат асинхронного символа содержит закодированную информацию и несколько дополнительных битов. До начала передачи символа линия должна находиться в состоянии “1”, которое часто называется состоянием маркера. Переход из этого состояния в состояние “0”, или пробел, отмечает начало символа. Первый бит всегда содержит 0 и называется стартовым битом. Затем следуют 5-8 информационных битов, первым из которых является младший бит символа. После информационных бит находится необязательный бит четного или нечетного паритета. Число последних стоповых бит может быть 1, 1.5 или 2.

Асинхронный режим имеет  три подрежима, отличающихся друг от друга различным соотношением численных значений частот синхронизации передачи/приёма к скорости передачи: подрежим 1:1, подрежим 1:16 и подрежим 1:64.

В первом подрежиме соотношение  частот общей синхронизации микросхемы и синхронизации приёма/передачи, а также скорость передачи аналогичны синхронному режиму.

В подрежиме 1:16 скорость передачи/приёма данных вычисляются по формулам (2.7) и (2.8).

 

 

В подрежиме 1:64 скорость передачи/приёма данных вычисляются по формулам (2.9) и (2.10).

 

 

В проектируемой микроЭВМ будет использоваться 2-ой подрежим (1:16) для асинхронного режима микросхемы последовательного интерфейса КР580ВВ51А.

Программирование микросхемы на требуемый режим работы производится путём занесения в соответствующие регистры слов инструкций режима и команд. Форматы инструкций для асинхронного режима представлены в таблице 2.9, а перечень команд – в таблице 2.8.

Программирование микросхемы в целом асинхронно относительно и , однако запись инструкции режима для асинхронного режима 1:1 должна производиться только в положительном полупериоде данных сигналов.

Формат управляющего слова  для обеспечения заданного режима работы будет следующим: 11001010b или CAh. Это асинхронный режим работы, 2 стоповых бита, без контроля на чётность/нечётность, длина слова 7 бит, соотношение частот синхронизации СБИС и синхронизации вывода 1:16.

Таблица 2.8 – Перечень команд КР580ВВ51А

Формат	Код	Команда
D0	0	Передача информации невозможна
	1	Передача информации возможна
D1	0	-
	1	Запрос о возможности  передатчика ВУ передать данные
D2	0	Приём информации невозможен
	1	Приём информации возможен
D3	0	-
	1	Пауза
D4	0	-
	1	Сброс триггеров ошибок в  исходное состояние
D5	0	-
	1	Запрос о готовности приёмника  ВУ принять данные
D6	0	-
	1	Программный сброс УСАПП  в исходное состояние
D7	1	Поиск синхросимволов

Таблица 2.9 – Инструкции режимов КР580ВВ51А для асинхронного вида работы

Управляющее слово								Режимы
D7	D6	D5	D4	D3	D2	D1	D0
Длина стоп-бита
0	0	X	X	X	X	X	X	Ошибка
0	1	X	X	X	X	X	X	1
1	0	X	X	X	X	X	X	1,5
1	1	X	X	X	X	X	X	2
Контроль
X	X	X	0	X	X	X	X	Нет контроля
X	X	X	1	X	X	X	X	Есть контроль
X	X	1	1	X	X	X	X	Нечётность
X	X	0	1	X	X	X	X	Чётность
Длина слова (бит)
X	X	X	X	0	0	X	X	5
X	X	X	X	0	1	X	X	6
X	X	X	X	1	0	X	X	7
X	X	X	X	1	1	X	X	8
Подрежим работы
X	X	X	X	X	X	0	0	Синхронный режим
X	X	X	X	X	X	0	1	Асинхронный 1:1
X	X	X	X	X	X	1	0	Асинхронный 1:16
X	X	X	X	X	X	1	1	Асинхронный 1:64