Проектирование универсальной микро-ЭВМ

Так как в нашей микроЭВМ будет устройство отображения и  клавишное устройство ввода информации, необходима будет специальная БИС  управления ими, чтобы разгрузить центральный процессор. В качестве такой микросхемы выберем КР580ВВ79. Данная БИС – программируемое интерфейсное устройство, предназначенное для ввода и вывода информации в системах, выполненных на основе 8- и 16-разрядных микропроцессоров. Кроме того, микросхема может применяться и как самостоятельное устройство при выполнении требований, предъявляемых к электрическим и временным параметрам.

Микросхема состоит из двух функционально автономных частей: клавиатурной и дисплейной. Клавиатурная часть обеспечивает ввод информации в микросхему через линии возврата с клавиатуры и матрицы датчиков, а также по стробирующему сигналу. Для хранения вводимой информации в микросхеме предусмотрена очередь – оперативное запоминающее устройство ёмкостью 8 байт, которое работает по принципу “первый вошёл – первый вышел”.

В клавиатурной части микросхемы предусмотрен специальный режим  обнаружения ошибок при замыкании  двух и более клавиш, а также  введена схема устранения дребезга при размыкании-замыкании клавиши. Клавиатурная часть может сопрягаться с любой клавиатурой типа клавиатуры пишущей машинки, произвольным набором переключателей и др.

Рисунок 1.2.9 – УГО микросхемы КР580ВВ79

 

Дисплейная часть микросхемы обеспечивает вывод информации по двум 4-разрядным каналам в виде двоичного  кода на 8- и 16-разрядные цифровые или  алфавитно-цифровые дисплеи. Для хранения информации, подлежащей отображению  в микросхеме, имеется оперативное  запоминающее устройство отображения  объёмом 16 слов 8 разрядов. Информация на дисплей может выводиться двумя способами: слева направо без сдвига или справа налево со сдвигом. Микросхема позволяет отображать информацию на всех известных в настоящее время типах дисплеев (дисплей накаливания, со светоизлучающими диодами и др.) Она обеспечивает также формирование кодированных интерфейсных сигналов сканирования клавиатуры и дисплея, а также сигнала для межразрядного гашения информации на дисплее.

Условное графическое  обозначение микросхемы КР580ВВ79 показано на рисунке 1.2.9. Назначение её выводов и основные характеристики представлены в таблице 1.2.7.

Таблица 1.2.7 – Описание выводов микросхемы КР580ВВ79

Номер вывода	Обозначение	Описание
1, 2, 5-8, 38, 39	RET0-RET7	Линии возврата.
3	С	Синхронизация.
4	INT	Запрос прерывания.
9	SR	Установка.
10	#RD	Чтение информации.
11	#WR	Запись информации.
12-19	D0-D7	Канал данных.
20	GND	Земля.
21	INS/#D	Команда/данные.
22	#CS	Выбор микросхемы.
23	#BD	Гашение отображения.
24-27	DSPA3-DSPA0	Канал дисплея А.
28-31	DSPB3-DSPB0	Канал дисплея B.
32-35	S0-S3	Линии сканирования.
36	SH	Синхронизация.
37	CO/#STB	Управление/стробирующий сигнал.
40	Ucc	Напряжение питания +5В  5%.

 

Для отображения информации согласно заданию выберем восемь 7-сегментных знакосинтезирующих индикаторов АЛС324А. Различные комбинации элементов, обеспечиваемые внешней коммутацией, позволяют воспроизвести цифры от 0 до 9. Выпускаются в пластмассовом корпусе, у индикаторов АЛС324А элементы имеют общий катод. Обратное напряжение любой формы и периодичности – 5 В.

В качестве кнопочного элемента выберем E33.604.225-23.

Использование СБИС микропроцессора  вместе с CБИС полупроводниковой памяти ПЗУ и СЗУПВ, БИС параллельного и последовательного интерфейсов позволит в разрабатываемой микроЭВМ получить преимущества, характерные для отдельных БИС и СБИС: высокие производительность и надёжность, низкую стоимость, малые мощность потребления и габариты и большую устойчивость к неблагоприятным климатическим и механическим воздействиям, что лучше скажется на работоспособности конечного устройства.

1.3 Выбор и обоснование структурной схемы

Под архитектурой микроЭВМ понимают совокупность аппаратуры, программных и микропрограммных средств, рассматриваемых с точки зрения, как пользователя-программиста, так и разработчика данной системы. Описание архитектуры представляет собой своеобразную модель микроЭВМ, которая важна не только для программиста, но и может служить исходной базой для потенциального разработчика при её создании. В этом случае элементы архитектуры трансформируются разработчиком в структуру микроЭВМ, представленную некоторой логической схемой, развертываемой в набор подходящих, связанных друг с другом аппаратурных компонентов.

Использование микропроцессорных  комплектов БИС и СБИС позволяет  создать микроЭВМ для широких  областей применения вследствие программной адаптации микропроцессора к конкретной области применения: изменяя программу работы микропроцессора, изменяют функции информационно-управляющей системы. Поэтому за счёт составления программы работы микропроцессоров в конкретных условиях работы определённой системы можно получить оптимальные характеристики последней.

При проектировании микропроцессорной  системы важнейшее значение имеет  правильный выбор методов управления вводом/выводом данных. Микропроцессор обладает очень широкими возможностями  организации ввода/вывода, однако на эффективность ввода/вывода существенное влияние оказывают особенности тех технических средств, которые являются источниками (приёмниками) вводимых/выводимых данных. Микропроцессор может взаимодействовать с различными типами источников (приёмников) данных. В одних из них смена данных происходит в любой момент времени и занимает достаточно большой интервал. Имеются устройства, работающие значительно медленнее, чем микропроцессор, но в периодическом режиме (например, накопители данных на магнитных дисках, печатающие устройства). В этих устройствах данные могут быть записаны (считаны) только в определённые промежутки времени. Если именно в этот промежуток времени микропроцессор не осуществит сеанс взаимодействия, то данные будут потеряны. В то же время, если микропроцессор будет только следить за состоянием таких устройств, он не сможет выполнять других функций в системе. Поэтому во время пассивных промежутков времени между сеансами взаимодействия микропроцессор должен выполнять другие операции в системе. Для этого в системе должна быть решена задача разделения пассивных и активных интервалов взаимодействия. Например, во внешние устройства можно ввести дополнительные технические средства индикации активного состояния, а в МП – средства соответствующей реакции на сигналы возникновения активного состояния в системе.

С учётом перечисленных особенностей в качестве логической структуры  построения разрабатываемой микроЭВМ применим трёхмагистральную систему с общей шиной, имеющую три общие магистрали, к которым под воздействием устройства управления могут поочерёдно подключаться входящие в микропроцессор узлы. Такая структура будет требовать ограниченное число внешних контактов, но обмен информацией между узлами-блоками должен будет осуществляться в определенной последовательности.

Структурная схема разрабатываемой  микроЭВМ может быть представлена как совокупность функциональных блоков, соединённых между собой в соответствии с требованиями интерфейсов.

На рисунке 1.3.1 показана предполагаемая структурная схема разрабатываемой микроЭВМ.

Рисунок 1.3.1 – Структурная схема разрабатываемой микроЭВМ

В приведённой схеме обработку информации осуществляет микропроцессор, синхронизируемый тактовыми импульсами устройства синхронизации. Обмен информацией между микропроцессором и остальными блоками микроЭВМ осуществляется по трём магистралям: адресной (МА), данных (МД) и управляющей (МУ). Магистраль адреса (MA) служит для передачи кода адреса, по которому проводится обращение к устройствам памяти и ввода/вывода. Обрабатываемая информация и результаты вычислений передаются по магистрали данных (МД). Магистраль управления (МУ) передаёт управляющие сигналы на все блоки микроЭВМ, настраивая на нужный режим устройства, участвующие в выполняемой команде.

Использование в микроЭВМ магистралей трёх типов обеспечивает высокое быстродействие и упрощает процесс вычисления. Построение микроЭВМ с одной или двумя магистралями, по которым последовательно передаются код адреса и обрабатываемая информация увеличивает время выполнения команды и усложняет организацию обмена информацией между узлами.

Наиболее характерными узлами МП являются арифметико-логическое устройство (АЛУ), составляющее основу операционного  устройства, и устройство управления (УУ). АЛУ предназначено для обработки  информации в соответствии с поступающим на него управляющим кодом. УУ формирует управляющие сигналы на все блоки микроЭВМ, синхронизируя их работу, и обеспечивает выборку команд из памяти в соответствии с заложенным алгоритмом.

Система памяти предназначена  для хранения кода программ и данных. Блок ОЗУ необходим для временного хранения кодов выполняемых программ и необходимых данных вычислений. Блок ПЗУ нужен для долговременного хранения загружаемых в ОЗУ команд и данных, необходимых в процессе выполнения программы на микроЭВМ.

Система ввода/вывода предназначена  для соединения микроЭВМ с периферийным оборудованием и устройствами ввода/вывода информации в/из системы как в последовательном (контроллер последовательного интерфейса), так и в параллельном (контроллер параллельного интерфейса) коде. Наличие системы отображения и системы клавиатурного ввода позволяет осуществлять управление выполнением программ на микроЭВМ человеком-оператором.

 

2 Структурное проектирование

2.1 Разработка структуры блока ЦП

В состав блока центрального процессора (ЦП) будут входить следующие устройства:

–  центральный процессор;

–  тактовый генератор;

–  шинный формирователь;

–  адресный регистр-защёлка.

Так как разрабатываемая микроЭВМ не будет содержать более одного процессорного устройства, а система прерываний практически будет отсутствовать, то наиболее целесообразно будет использовать СБИС Intel i8088 в минимальном режиме. Для получения данного режима необходимо контакт 33 подключить к источнику питания Ucc= +5В. В этом режиме адрес необходимо будет фиксировать в регистрах-защёлках, так как он будет доступен только в течение первой части цикла шины. Сигнал ALE (разрешения регистра-защёлки адреса) с контакта 25 уровнем “1” будет извещать о готовности адреса к загрузке в регистр.

Тактирование микропроцессора  и периферийных устройств будет  осуществлять тактовый генератор i8284. Он также будет осуществлять управление МП и ПУ и синхронизацию сигнала READY с тактовыми сигналами МП. Тактовые сигналы будут формироваться из колебаний основной частоты кварцевого резонатора, подключаемого к входам X1 и X2.

Схема на выходе вырабатывает сигналы: CLK – тактовой частоты для  Intel i8088, PCLK – тактовой частоты для управления периферийными БИС, OSC – тактовой частоты задающего генератора, необходимые для управления устройствами, входящими в систему, и для их синхронизации. Сигналы синхронны, их частоты связаны соотношением (2.1).

 

Согласно проведённым расчётам частота подключаемого кварцевого резонатора к входам X1 и X2 должна быть не ниже Fи(min) = 36МГц. Учтём также, что для организации точной передачи данных по последовательному интерфейсу со скоростью 600 бит/с необходимо обеспечить основную частоту, кратную 600. Из-за того, что интерфейсные БИС серии КР580 работают на частоте не более 2,5 МГц, необходимо будет также делить частоту PCLK на коэффициент DIV = 8 (частота PXCLK). Также учтём, что для правильного функционирования СБИС последовательного интерфейса КР580ВВ51А в режиме 1:16 необходимо будет делить частоту PXCLK на 80 или частоту PCLK на 8∙80= 640. Учитывая всё это, получаем формулу для расчёта подходящей частоты кварцевого резонатора (2.2).

 

 

Так как полученное значение F_OSC > Fи(min), то подобранная частота кварцевого резонатора будет удовлетворять условию разрабатываемой микроЭВМ по быстродействию. Поэтому выбираем модель кварцевого резонатора – РК169МА-10ДТ-36864К. Значение частоты F_CLK при этом рассчитываем по формуле (2.3).

 

Значение частоты F_PCLK и F_PXCLK рассчитываем по формулам (2.4) и (2.5) соответственно.

 

 

Схема тактового генератора, собранного на основе i8284 показана на  
рисунке 2.1

Рисунок 2.1 – Схема тактового  генератора разрабатываемой микроЭВМ

Кнопка SB1 “Сброс” подключена через резистор R1 и фильтр на R2 и С1 к входу микросхемы i8284. При нажатии этой кнопки на входе формируется уровень логического нуля, а это, в свою очередь, приводит к появлению логической единицы на выходе RESET (RESET= 1) и сбросу всей микроЭВМ. Также сброс (RESET= 1) осуществляется при включении питания средствами БИС i8284. Конденсатор C2, подсоединённый последовательно к кварцевому резонатору обеспечивает точную подстройку генерируемой частоты.

Деление частоты PCLK на 8 осуществляется двоичным синхронным счётчиком DD6 с  модулем счёта 16. Счётчик также  сбрасывается сигналом RESET. Сигнал READY используется для подтверждения  готовности к обмену. Высокий уровень напряжения на входе указывает на наличие данных на шине данных. Этот сигнал формируется с частотой PXCLK и свидетельствует о готовности МП к выполнению другой команды программы. Сигнал разрешает формирование сигнала READY, передаваемого в МП, подтверждая адресацию к адресуемому элементу. В нашем случае сигнал будет формироваться только при обращениях к БИС УСАПП КР580ВВ51А и БИС индикации и клавиатуры КР580ВВ79А за счёт элемента DD7 и сигналов , . Это обеспечит некоторую временную задержку для передачи данных в эти БИС, которые работают с частотой PXCLK, в 16 раз меньшей, чем основная частота МП.

Наличие регистров-защелок  адреса и шинного формирователя  обусловлено низкой нагрузочной способностью выходов МП и необходимостью демультиплексирования шин адреса и данных. Так как микроЭВМ будет 8-разрядной, то и шинный формирователь также должен быть 8-разрядным. Направление передачи данных определяет сигнал , подключаемый к входу T шинного формирователя, а разрешение передачи – сигнал , подключаемый к входу .

Регистр адреса необходим  для защелкивания адреса с входов AD0-AD7, A8-A15, A16–A19 микропроцессора, а также для повышения их нагрузочной способности. В первой части цикла МП на выводах AD0-AD7, A8-A15, A16–A19 появляется адрес, который необходимо сохранить в регистре, так как во второй половине цикла на них появятся данные и биты состояния. Разрядность регистра–защёлки должна быть 21, так как он будет хранить адресные биты и сигнал . Защёлкиванием адреса управляет выход ALE микропроцессора.