Проверка ОЗУ объемом до 32 кбайт с использованием алгоритма проверки «бегущий 0»

Содержание

 

 

Введение………………………………………………………………………………

1. Анализ поставленной задачи……………………………………………………
2. Разработка структурной схемы. Расчет основных параметров устройства ..
3. Разработка функциональной схемы ………………….………………………
4. Расчет временных параметров. Построение временных диаграмм ……….
5. Разработка принципиальной схемы устройства ……………………………

Заключение………………………………………………………………………….

Список использованной литературы ………………………………………………

Приложение …………………………………………………………………………

 

Введение

 

В курсовой работе будет  разработано устройство, обеспечивающее тестирование ОЗУ объемом до 32 кбайт с использованием алгоритма проверки «бегущий 0».

Для проектируемого устройства должен быть разработан и описан принцип  его работы. На основании разработанного принципа работы должна быть построена структурная схема устройства, на основании которой разрабатываются электрическая функциональная и электрическая принципиальная схемы, а также построены временные диаграммы работы устройства.

 

1. Анализ поставленной задачи

 

Для проверки работоспособности всех ячеек ОЗУ необходимо последовательно формировать адрес каждой ячейки ОЗУ, и в каждую производить операцию записи/чтения «0» и «1» с последующей проверкой считанной информации и исходных данных.

Как правило, из микросхем ОЗУ организуют линейки разрядностью 1 байт – 8 бит. Поэтому для проверки каждого адреса необходимо произвести запись/чтение 8 байт информации с различным положением нуля в байте.

Для проверки работоспособности  ОЗУ используется метод проверки «бегущий 0». Суть принципа такова: в  ОЗУ вначале записывается, а затем считывается вначале код 01111111, затем код 10111111, затем код 11011111 и т.д.

На основании выбранного метода проверки ОЗУ определяем функции, которые должно выполнять устройство:

- последовательное формирование адресов всех ячеек ОЗУ;

- формирование восьмиразрядного  кода по заданному принципу  «бегущий 0» для каждого из  адресов ячеек ОЗУ – последовательная  сдвижка записанного изначально  кода с нулем в старшем разряде;

- формирование цикла записи/чтения сформированного восьмиразрядного кода по каждому из адресов ячеек ОЗУ таким образом, чтобы запись нуля велась последовательно в разные разряды;

- проверка записанного  и считанного кода для каждой  итерации цикла с формированием  результирующего признака результата  проверки;

- отображение адреса ячейки ОЗУ, не прошедшей проверку.

Для последовательного  формирования адресов ячеек целесообразнее всего использовать счетчик, который  бы на основании поступающих синхроимпульсов  формировал значения от 0 до максимального  адреса последовательно.

Объем оперативной памяти определяется из формулы:

2^N*n = Vоп,          (1.1)

где N – разрядность адреса;

       n – разрядность данных (в байтах);

       Vоп – объем ОП.

Следовательно, в соответствии с (1.1), разрядность адреса определяется из формулы

.         (1.2)

Объем проверяемого ОЗУ  составляет 32 кбайта, разрядность данных примем 1 байт, тогда, в соответствии с 1.2, разрядность адреса составит 15 разрядов, то есть проверяемая ОЗУ  будет иметь организацию 32к х 8 (15 линий адреса и 8 линий данных).

Для последовательного  формирования проверочного кода вначале  необходимо записать в регистр его  исходный вид 01111111, а затем с каждой итерацией цикла записи/чтения в  ячейки ОЗУ производить его сдвиг  на один разряд вправо таким образом, чтобы восьмой разряд записывался в первый. Тем самым на выходе этого регистра будет последовательно сформирован код, отвечающий требованиям метода проверки «бегущий 0».

Так как разрядность  данных по одному адресу ячейки ОЗУ  составляет один байт, то для каждого адреса должно быть произведено восемь операций записи/чтения кода, записанного в регистре, обеспечивающего исходные данные для метода проверки «бегущий 0», с параллельным сдвигом этих данных.

Для формирования признака работоспособности ячейки целесообразно сравнивать записанные и считанные данные, а для этого необходимо параллельно иметь два набора данных – данные с выходов регистра и данные, считанные из ОЗУ, проверку которых и производить с помощью схемы сравнения.

Индикацию адреса ячейки для простоты можно обеспечивать светодиодами для каждого из разрядов адреса. Для фиксации адреса неисправной ячейки следует предусмотреть зависимость прохождения тактовых импульсов на вход счетчика адреса ячейки от сформированного признака работоспособности ячейки. Таким образом, как только будет сформирован признак, что ячейка ОЗУ не работоспособна, увеличение значения адреса прекратится и на выходах счетчика будет зафиксирован адрес неисправной ячейки.

Синхронизацию работы всей схемы будет обеспечивать генератор тактовых импульсов, на основании которых должно производиться формирование адреса проверяемой ячейки, формирование записываемого кода. Кроме того, целесообразно импульсы этого ГТИ использовать для обеспечения записи и чтения данных в ячейках ОЗУ. Это можно реализовать за счет того, что команды на чтение/запись данных микросхем ОЗУ отличаются уровнем сигнала, если команда записи формируется сигналом высокого уровня, то команда чтения – сигналом низкого уровня. Такое использование тактовых импульсов накладывает дополнительные условия на их длительность, так как длительность каждого из полупериодов импульса должна быть не менее времени, необходимого для срабатывания микросхем ОЗУ.

Итак, разрабатываемое  устройство будет включать в себя 15-тиразрядный счетчик адреса ячейки, регистр формирования проверочного кода, схему сравнения, схему управления прохождением тактовых импульсов на вход счетчика адреса ячейки и генератор тактовых импульсов.

 

 

2  Разработка структурной схемы. Расчет основных параметров устройства

 

В проведенном ранее  анализе задачи было определено, что устройство выполняет следующие функции:

- последовательное формирование  адресов всех ячеек ОЗУ;

- формирование восьмиразрядного  кода по заданному принципу  «бегущий 0» для каждого из  адресов ячеек ОЗУ – последовательная сдвижка записанного изначально кода с нулем в старшем разряде;

- формирование цикла  записи/чтения сформированного восьмиразрядного  кода по каждому из адресов  ячеек ОЗУ таким образом, чтобы  запись нуля велась последовательно  в разные разряды;

- проверка записанного  и считанного кода для каждой  итерации цикла с формированием  результирующего признака результата  проверки;

- отображение адреса  ячейки ОЗУ, не прошедшей проверку.

Кроме того, было определено, что устройство будет состоять из следующих блоков:

- 15-тиразрядный формирователь адреса ячейки;

- формирователь проверочного кода;

- схема сравнения;

- схема управления прохождением  тактовых импульсов на вход  формирователя адреса ячейки;

- генератора тактовых импульсов.

Так как для каждого из адресов необходим цикл из восьми итераций, каждая из которых содержит операции записи/чтения, в устройстве необходимо предусмотреть добавочный счетчик 1-8, выход которого также должен влиять на прохождение тактовых импульсов на вход формирователя адреса ячейки.

Разработанная структурная  схема устройства приведена в  приложении А.

Формирователь адреса ячейки служит для последовательного перебора всех возможных адресов ячеек  ОЗУ, его выходы определяют адрес  проверяемой ячейки ОЗУ. Его состояние  должно быть сброшено в начале работы устройства проверки. Изменение состояния выходов происходит по сигналам от генератора тактовых импульсов, которые пропускаются схемой разрешения. Выход 16 останавливает работу устройства, так как формирование на этом выходе сигнала высокого уровня обозначает спешную проверку всех адресов микросхемы ОЗУ. На вход схемы разрешения подается его инвертированное состояние.

Счетчик 1-8 служит для обеспечения  пропуска восьми тактовых импульсов, необходимых  для проверки всех восьми разрядов каждой из ячеек памяти. Сигнал высокого уровня на его выходе «>8» разрешает прохождение очередного тактового импульса на вход формирователя адреса. Выход подключен к схеме разрешения прохождения сигнала напрямую. Синхроимпульсы проходят только в том случае, если не было выявлено ошибки при записи/чтении очередной комбинации проверочного кода.

Генератор тактовых импульсов формирует  последовательность прямоугольных импульсов с определенными ТТХ микросхем ОЗУ длительностями полупериодов сигнала. Представляет собой автогенератор, для запуска которого необходима подача одиночного перепада сигнала из низкого уровня в высокий. Тактирует работу всех блоков устройства проверки и управляет записью в ОЗУ и хранитель кода проверки.

Формирователь проверочного кода обеспечивает формирование на своих выходах заданной последовательности кодов проверки, начиная с 01111111, заканчивая 11111110, после чего на его выходах вновь сформируется значение 01111111. Выходы формирователя поступают на информационные входы ОЗУ и на входы хранителя кода проверки. Выходы активны только во время активного полупериода тактового сигнала, во время пассивного полупериода тактового сигнала выходы формирователя проверочного кода переводятся в состояние высокого импеданса.

Хранитель кода проверки служит для хранения записанного в ОЗУ проверочного кода. Он принимает значение записанного эталонного кода с выходов формирователя проверочного кода по высокому уровню тактового импульса.

Схема сравнения предназначена  для проверки равенства или не равенства поступающих на ее входы А и В чисел. Если значения на входах равны, то на выходе А=В сигнал высокого уровня, если не равны, то на выходе А≠В сигнал высокого уровня. На вход А поступают данные с информационных выходов ОЗУ, на входы В – с выходов хранителя кода проверки.

Схема разрешения прохождения тактовых импульсов представляет собой элемент  И, на входы которого поступают тактовые импульсы с выхода ГТИ, инвертированный  сигнал с выхода «15» формирователя  адреса ячейки, прямой выход с выхода «>8» счетчика 1-8, прямой сигнал с выхода «А=В» схемы сравнения. Таким образом, тактовый импульс будет пропущен на синхровход формирователя адреса только в том случае, если он поступил, не достигнут максимальный адрес проверяемого ОЗУ, отсчитано восемь тактовых импульсов и проверка разрядов прошла удачно.

Устройство индикации производит постоянное отображение адреса проверяемой  ячейки ОЗУ. Зафиксируются эти данные в том случае, если прекратится  поступление синхроимпульсов на вход формирователя адреса ячейки. Запрещение поступления тактовых импульсов возможно в двух случаях:

1) достигнут максимальный адрес, но в этом случае устройство индикации будет отображать адрес нулевой ячейки и будет гореть выходной сигнал «норма»;

2) выявлена ошибка чтения записи, в этом случае устройство индикации будет отображать текущее состояние выходов формирователя адреса, то есть адрес последней проверяемой ячейки – той, в которой обнаружена ошибка чтения/записи, при этом гореть будет сигнал «не норма».

Принцип работы устройства проверки памяти.

Поступление одиночного импульса «Старт»  сбрасывает выходы формирователя адреса ячейки и производит запуск генератора тактовых импульсов, который начинает вырабатывать тактовые импульсы. Переполнения счетчика 1-8 еще не было, поэтому на выходе сигнал низкого уровня, следовательно прохождение тактовых импульсов на вход формирователя адреса ячейки запрещено. Положительный перепад сигнала формирует на выходах формирователя проверочного кода очередную записываемую комбинацию, высокий уровень сигнала на входе управления разрешает ему выдачу этой комбинации на своих выходах. Положительный полупериод записывает сформированный на выходах формирователя проверочный код в ОЗУ и в хранитель кода проверки. Через время, достаточное для записи данных в ОЗУ тактовый сигнал переходит в пассивный полупериод – на выходе ГТИ сигнал низкого уровня. Этот сигнал низкого уровня запрещает выдачу данных с выхода формирователя проверочного кода и является командой чтения из ОЗУ. Данные, считанные из ОЗУ, совместно с данными с выходов хранителя кода проверки поступают на входы схемы сравнения.

Допустим, что считанные  и записанные данные равны. В этом случае при подаче очередного тактового  импульса разрешается его прохождение  на синхровход счетчика 1-8 и его значение увеличивается.