Разработка микропроцессорного устройства управления

Федеральное агентство железнодорожного транспорта

Омский Государственный  Университет путей сообщения

 

Кафедра «Автоматики и систем управления»

 

 

 

 

 

 

 

 «Разработка микропроцессорного  устройства управления»

 

ИНМВ.300000.000 ПЗ

 

Пояснительная записка  к курсовому проекту по предмету

«Микропроцессорные системы  управления на

железнодорожном транспорте»

 

 

 

 

Выполнила студентка

Группы 0719

___________ Н.Н Бутакова

«___»___________ 2012г.

Руководить 

______________ А.В. Александров

«___»___________ 2012 г.

 

 

 

 

 

2012г.

Содержание

 

1. Введение………………………………………………………………………3

2. Содержание задания (исходные данные)…………………………………...4

3. Описание элементов системы……………………………………………….5

3.1 Описание объекта управления……………………………………………..5

3.2. Описание микроконтроллера ATmega128………………………………..5

4. Описание системы индикации……………………………………………...15

4.1 Светодиоды ………………………………………………………………...15

4.2 Описание  кнопок…………………………………………………………...15

5. Алгоритм управления………………………………………………………..16

6. Заключение…………………………………………………………………...17

7. Используемая литература……………………………………………………18

Приложение  А Программа управления……………………………………….19

 

 

1. Введение

 

Степень интеграции элементов в микросхемах на сегодняшний  день очень высока. В результате этого развития появились многофункциональные  микросхемы, называемые микроконтроллерами. Они могут объединять себе микропроцессор, АЛУ, порты ввода/вывода, ПЗУ, ОЗУ и т. д. С помощью таких микросхем можно создавать сложные системы управления технологическими процессами. В качестве объектов управления могут быть практически любые устройства, в том числе и трехпозиционные термостаты.

Цель данной курсовой работы ознакомиться с устройством  микроконтроллера ATmega 128 и получить навыки разработки управляющих устройств. А так же укрепить знания в области программной части микроконтроллера и его программирования.

В данной курсовой работе разработано устройство управления двигателем постоянного тока, рассматривается  организация и функционирование микроконтроллера.

 

 

2. Содержание задания

 

В данной курсовой работе было спроектировано устройство управления двигателем постоянного тока. Схема содержит:

• Микроконтроллер Атmega128 (Atmel);
• 4 отдельные кнопки;
• 7 светодиодов.

Объектом управления является двигатель постоянного  тока. Непосредственная передача сигнала  осуществляется с помощью устройства сопряжения (УСО). Также написана программа управления системой на специализированном языке программирования Assembler.

 

 

3. Описание элементов  системы

3.1 Описание  объекта управления

Одним из объектов, управление которыми производит данная система, является двигатель постоянного тока. Требуется программно осуществить возможность остановки в 3 стадии.

3.2 Описание микроконтроллера Atmega 128

Микроконтроллер ATmega128 является старшей моделью семейства ATmega фирмы Atmel. Cемейство AVR (AT) удачно воплощает современные тенденции архитектуры RISC микроконтроллеров, что в сочетании с достижениями фирмы Atmel в области создания Flash–памяти, сделало его весьма популярным на мировом рынке 8–разрядных микроконтроллеров.

Семейство AVR включает около двух десятков типов 8–разрядных микроконтроллеров трех основных линий:

– Tiny AVR представляют собой низкостоимостные микроконтроллеры в 8-выводном корпусе;

– Classic AVR являются устаревшей линией семейства. Быстродействие некоторых моделей достигает 16 MIPS, Flash ROM программ 2–8 Кбайт, EEPROM данных 64–512 байт, ОЗУ данных 128–512 байт;

– Mega AVR представляет собой основную модель, ориентированную на высокопроизводительную работу со сложными задачами, требующими больших ресурсов памяти.

Flash ROM программ составляет 8–128 Кбайт, EEPROM данных 64–512 байт, ОЗУ данных 2–4 Кбайт. Имеются 10–разрядный АЦП и аналоговый компаратор.

Структура микроконтроллера ATmega128 включает следующие функциональные блоки:

– 8–разрядное арифметическо–логическое устройство ( АЛУ );

– внутреннюю flash–память программ объемом 128 Кбайт с возможностью внутрисистемного программирования через последовательный интерфейс;

– 32 регистра общего назначения;

– внутреннюю EEPROM память данных объемом 4 Кбайт;

– внутреннее ОЗУ данных объемом 4 Кбайт;

– 6 параллельных 8–разрядных портов;

– 4 программируемых таймера–счетчика;

– 10–разрядный 8–канальный АЦП и аналоговый компаратор;

– последовательные интерфейсы UART0, UART0, TWI и SPI;

–блоки прерывания и управления (включая сторожевой таймер).

Архитектура ядра.

Ядро микроконтроллера выполнено по усовершенствованной RISC-архитектуре.

Арифметико–логическое устройство, выполняющее все вычисления, подключено непосредственно к 32 регистрам общего назначения.

Благодаря этому  АЛУ выполняет одну операцию за один машинный цикл. Практически каждая из команд (за исключением команд, у которых одним из операндов является 16–разрядный адрес) занимает одну ячейку памяти программ.

Для повышения  быстродействия в ядре используется технология конвейеризации.

Конвейеризация  заключается в том, что во время  исполнения текущей команды производится выборка из памяти и дешифрация кода следующей команды.

На рис.3.2 изображен  корпус и приведено назначение выводов микроконтроллера ATmega128. В скобках указана альтернативная функция вывода, если она существует.

 

 

 

 

 

 

 

 

 

 

 

 

 

Рисунок  3.2 – Вид корпуса и назначение выводов микроконтроллера Atmega128.

Port A (PA7..PA). 8–разрядный двунаправленный порт. К выводам порта могут быть подключены встроенные нагрузочные резисторы (отдельно к каждому разряду). Выходные буферы обеспечивают ток 20 мА и способность прямо управлять светодиодным индикатором. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, ток будет вытекать только при подключенных встроенных нагрузочных резисторах. Порт А при наличии внешней памяти данных используется для организации мультиплексируемой шины адреса/данных.

Port B (PB7..PB0). 8–разрядный двунаправленный порт со встроенными нагрузочными резисторами. Выходные буферы обеспечивают ток 20 мА. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, ток будет вытекать только при подключенных встроенных нагрузочных резисторах. Порт В используется также при реализации специальных функций.

Port C (PC7..PC0). Порт С является 8–разрядным выходным портом. Выходные буферы обеспечивают ток 20 мА. Порт C при наличии внешней памяти данных используется для организации шины адреса.

Port D (PD7..PD0). 8–разрядный двунаправленный порт со встроенными нагрузочными резисторами. Выходные буферы обеспечивают ток 20 мА. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, ток будет вытекать только при подключенных встроенных нагрузочных резисторах. Порт D используется также при реализации специальных функций.

Port Е (PЕ7..PЕ0). 8–разрядный двунаправленный порт со встроенными нагрузочными резисторами. Выходные буферы обеспечивают ток 20 мА. При использовании выводов порта в качестве входов и установке внешнего сигнала в низкое состояние, вытекающий через них ток обеспечивается только при подключенных встроенных нагрузочных резисторах. Порт E используется также при реализации специальных функций.

Port F (PF7..PF0). 8–разрядный входной порт. Входы порта используются также как аналоговые входы аналого–цифрового преобразователя.

RESET. Вход сброса. Для выполнения сброса необходимо удерживать низкий уровень на входе более 50 нс.

XTAL1, XTAL2. Вход и выход инвертирующего усилителя генератора тактовой частоты.

TOSC1, TOSC2. Вход и выход инвертирующего усилителя генератора таймера/счетчика.

WR, RD. Стробы записи и чтения внешней памяти данных.

ALE. Строб разрешения фиксации адреса внешней памяти. Строб ALE используется для фиксации младшего байта адреса с выводов AD0–AD7 в защелке адреса в течение первого цикла обращения. В течение второго цикла обращения выводы AD0–AD7 используются для передачи данных.

AVCC. Напряжение питания аналого-цифрового преобразователя. Вывод подсоединяется к V_CC через низкочастотный фильтр.

AREF. Вход опорного напряжения для аналого–цифрового преобразователя. На этот вывод подается напряжение в диапазоне между AGND и AVCC.

AGND. Это вывод должен быть подсоединен к отдельной аналоговой земле, если она есть на плате. В ином случае вывод подсоединяется к общей земле.

PEN. Вывод разрешения программирования через последовательный интерфейс. При удержании сигнала на этом выводе на низком уровне после включения питания, прибор переходит в режим программирования по последовательному каналу.

V_СС, GND. Напряжение питания и земля

Обобщенная  карта памяти микроконтроллера приведена  на рис. 3.3

Память программ предназначена для хранения команд, управляющих функционированием  контроллера. Память программ также  часто используется для хранения таблиц констант, не меняющихся во время работы программы.

Рисунок 3.3 – Обобщенная карта памяти микроконтроллера.

Высокие характеристики семейства AVR обеспечиваются следующими особенностями архитектуры:

– в качестве памяти программ используется внутренняя flash-память. Она организована в виде матрицы 16–разрядных ячеек и может загружаться программатором, либо через порт SPI;

– система команд включает 133 инструкций;

– 16-разрядные память программ и шина команд вместе с одноуровневым конвейером позволяют выполнить большинство инструкций за один такт синхрогенератора (50 нс при частоте F_OSC=20 МГц);

– память данных имеет 8–разрядную организацию. Младшие 32 адреса пространства занимают регистры общего назначения, далее следуют 64 адреса регистров ввода–вывода, затем внутреннее ОЗУ данных объемом до 4096 ячеек. Возможно применение внешнего ОЗУ данных объемом до 60 Кбайт;

– внутренняя энергонезависимая память типа EEPROM объемом до 4 Кбайт представляет собой самостоятельную матрицу, обращение к которой осуществляется через специальные регистры ввода–вывода.

Регистры общего назначения.

В микропроцессоре ATmega 128 все 32 регистра общего назначения непосредственно доступны АЛУ. Благодаря этому любой регистр общего назначения может использоваться во всех командах и как операнд источник и как операнд приемник. Такое решение (в сочетании с конвейерной обработкой) позволяет АЛУ выполнять одну операцию за один машинный цикл.

Последние шесть  регистров общего назначения могут  также объединяться в три 16–разрядных регистра X, Y, и Z, используемых в качестве указателей при косвенной адресации памяти данных.

Каждый регистр  имеет свой собственный адрес  в памяти данных. Поэтому к ним  можно обращаться двумя способами (как к регистрам и как к  памяти), несмотря на то, что физически эти регистры не являются ячейками ОЗУ. Такое решение является еще одной отличительной особенностью архитектуры AVR, повышается эффективность работы микроконтроллера и его производительность.

Регистры ввода/вывода:

Все регистры ввода/вывода можно разделить на две группы – служебные регистры и регистры, относящиеся к конкретным периферийным устройствам.

Размещение  в памяти регистров ввода/вывода приведено в таблице 3.1. В скобках  указываются соответствующие им адреса ячеек ОЗУ.

 

 Таблица  3.1 – Размещение в памяти регистров ввода/вывода

Название	Адрес	Функция
UCSR1C	($9D)	Регистр управления и  состояния С USART1
UDR1	($9C)	Регистр данных USART1
UCSR1A	($9B)	Регистр управления и  состояния A USART1
UCSR1B	($9A)	Регистр управления и состояния  В USART1
UBRR1L	($99)	Регистр скорости передачи USART1, младший байт
UBRR1H	($98)	Регистр скорости передачи USART1, старший байт
UCSR0C	($95)	Регистр управления и  состояния С USART0
UBRR0H	($90)	Регистр скорости передачи USART0, старший байт
TCCR3C	($8C)	Регистр управления С таймера/счетчика ТЗ
TCCR3A	($8B)	Регистр управления А  таймера/счетчика ТЗ
TCCR3B	($8A)	Регистр управления В  таймера/счетчика ТЗ
TCNT3H	($89)	Счетный регистр таймера/счетчика ТЗ, старший байт
TCNT3H	($88)	Счетный регистр таймера/счетчика ТЗ, младший байт
OCR3AH	($87)	Регистр совпадения А  таймера/счетчика ТЗ, старший байт
OCR3AL	($86)	Регистр совпадения А  таймера/счетчика ТЗ, младший байт
OCR3BH	($85)	Регистр совпадения В  таймера/счетчика ТЗ, старший байт
OCR3BL	($84)	Регистр совпадения В  таймера/счетчика ТЗ, младший байт
OCR3CH	($83)	Регистр совпадения С  таймера/счетчика ТЗ, старший байт
OCR3CL	($82)	Регистр совпадения С  таймера/счетчика ТЗ, младший байт
ICR3H	($81)	Регистр захвата таймера/счетчика ТЗ, старший байт
ICR3L	($80)	Регистр захвата таймера/счетчика ТЗ, младший байт
ETIMSK	($7D)	Дополнительный регистр  маски прерываний от таймеров/счетчиков
ETIFR	($7C)	Дополнительный регистр  флагов прерываний от таймеров/счетчиков
TCCR1C	($7A)	Регистр управления С таймера/счетчика Т1
OCR1CH	($79)	Регистр совпадения С  таймера/счетчика Т1, старший байт
OCR1CL	($78)	Регистр совпадения С  таймера/счетчика Т1, младший байт