Проектирование микропроцессорной системы

D7

D6

D5

D4

D3

D2

D1

D0

 “0”         STROBE

          AUTO FEED

          INIT

          SLCT IN

          IRQ

       Рис. 11

 

Для этих целей  удобно использовать регистр К555ТМ9. МС К555ТМ9 представляет собой шесть  D-триггеров с общим входом сброса.

Для чтения содержимого порта управления можно  использовать буферный регистр К555АП3 и элемент К555ЛП8. МС К555ЛП8 представляет собой однонаправленный шинный формирователь.

Порт состояния  только считывает информацию от принтера. Формат команды порта представлен  на рис. 12 

                                                                                          “0”

 

D7

D6

D5

D4

D3

D2

D1

D0

        ERROR

        SLCT

        PE

        ACKNLG

        BUSY

       Рис. 12

Для реализации порта управления достаточно буфера К555АП3 и элемента ЛП3. Управление портом осуществляется сигналом, поступающим  с дешифратора адреса.

Схема формирования запроса прерывания проста и реализуется  на элементе ЛП8.

2.6.3.   Разработка принципиальной схемы  модуля интерфейса связи

Зададим в  первую очередь адреса программно доступным  элементам модуля интерфейса связи. Порт данных имеет адрес  FCh, порт состояния - FDh, порт управления - FEh. Старшие шесть разрядов адреса подаются на дешифратор адреса К555ЛА2, а младшие два, проходя через дешифратор К555ИД4, управляют работой модуля. Дешифратор адреса, учитывая уровень сигнала -AEN, вырабатывает сигнал -EN , который открывает буфер шины данных.

Порт ввода  данных К555ИР23 будет использоваться в двух режимах: передачи  и считывания, поэтому на вход регистра необходимо подать сигнал GND. Вход же строба ИР23 подключается через инвертор ЛН1 к управляющему сигналу WRD c дешифратора адреса. Выходы регистра К555ИР23 подключаются к шине данных интерфейса ИРПР-М DATA0- DATA7.

Для записи в порт управления (микросхему ТМ9) команды  управления используется сигнал WRY, поступающий с дешифратора адреса на вход С этой микросхемы через инвертор ЛН1. Записав команду управления в порт управления, будем иметь на его выходах комбинацию сигналов управления принтером. Данные сигналы поступают на шину интерфейса, проходя через мощные инверторы К555ЛН3.

Микросхема  К555ЛН3 имеет выходы с открытым коллектором, поэтому выходы МС необходимо подключить к +5В через резисторы 15К.

Чтение порта  управления производится по сигналу  RDY, который поступает на входы -ОЕ МС К555АП3 и К555ЛП8 и переводит их из третьего состояния в режим передачи.

Порт состояния  управляется сигналом RDS, поступающим с дешифратора адреса, который заведен на входы управления -ОЕ буферных схем.

Схема формирования запроса прерывания реализована  на элементе ЛП8. Вход -ЕО данного элемента подключается к выходу RSD (разрешение прерывания ) порта управления с использованием инвертора. Ко входу D ЛП8, также через инвертор, подключается сигнал -ACKNLG, поступающий от принтера. Если оба сигнала выставлены, то на выходе ЛП8 будет выставлен сигнал запроса прерывания.

Принципиальная  схема модуля интерфейса связи приведена  на рис. 13.

 

2.7.   Проектирование модуля связи  с объектом

 

2.7.1.  Разработка функциональной схемы  модуля связи с объектом

Согласно  заданию необходимо разработать  модуль, обеспечивающий выдачу аналогового  сигнала в виде одиночного импульса формы трапеции периодом 100 мс.

Основным  элементом модуля связи с объектом является цифро-аналоговый преобразователь (ЦАП), который  преобразовывает цифровые коды, поступающий с шины данных микропроцессорной системы в  аналоговый сигнал.

Для согласования по нагрузке модуля с шиной данных необходим  регистр, который  выполняет функцию управляемого буфера.

Модуль связи  с объектом работает в режиме прямого  доступа к памяти. Для генерации  запросов ПДП, поступающих затем  в модуль контроллера ПДП, необходим  генератор.

Для управления буферной схемой , а также генератором запросов ПДП необходим дешифратор управляющих сигналов -DACK, -AEN, -IOW.

Аналоговый  сигнал на выходе ЦАП изменяется ступенчато вследствие дискретной обработки данных в МП-системе. Это вызывает появление  гармоник в аналоговом сигнале. Для  сглаживания ступенек, т.е. подавления высокочастотных гармоник, в схеме  необходим фильтр низкой частоты. Частота  среза фильтра определяется низкочастотной составляющей спектра выводов данных на входе ЦАП. Для усиления аналогового  сигнала на выходе модуля также понадобится  усилитель.

Таким образом получаем функциональную схему модуля (рис. 14)

 

 

 

 

 

 

      БР        ЦАП        Ф                  У

      Аналоговый

           выход

 

ç===========================================è

 

Системная магистраль

 

Рис. 14

2.7.2.   Выбор элементной базы модуля  связи с объектом

Целесообразно в качестве ЦАП  использовать микросхему КР572ПА1А. МС КР572ПА1А  совместима с  микропроцессорной серией К580 и другими  микропроцессорными комплектами. Микросхема принимает 8-разрядный код с шины данных микропроцессорной системы  и преобразует его в аналоговое напряжение. Типовая схема включения  данного ЦАП приведена в [ 6 ]. Схема содержит операционный усилитель К140УД14А и схему регулирования опорного напряжения ЦАП.

В качестве буферного регистра шины данных можно  использовать регистр К580ИР82. Данная МС представляет собой 8-разрядный параллельный регистр, который используется в  схемах фиксации, буферизации и мультиплексирования  в МПС на базе МП К580ВМ80. На выходе МС генерируются неинвертированные входные данные. Функциональное назначение выводов МС К580ИР22 приведено в таблице 13.

Таблица 13

Вывод	Обозначение	Тип вывода	Функц. назначение выводов
1,2,3,4,5, 6,7,8	D0-D7	Вход	Вход данных
19,18,17,16,15,14,13,12	Q0-Q7	Выход	Выход данных
9	OE	Вход	Сигнал разрешения ввода
20	UCC	-	Напряжение питания +5 В
10	GND	-	Общий
11	STB	Вход	Сигнал стробирования

Дешифратор  управляющих сигналов в виду его  простоты можно построить на логических элементах.

Генератор запроса  прерывания может быть построен по стандартной схеме на логических элементах ИЛИ-НЕ. Частота генерации  сигналов устанавливается выбором  элементов схемы (R и C).

Если по запросу  DRQ0 ПДП передача была разрешена сигналом DACK0, то сигнал DRQ0 должен быть сброшен после этого в ноль, чтобы подготовить контроллер ПДП к следующей ПДП-передаче. Для этого используется триггер К555ТМ2. МС К555ТМ2 представляет собой двойной D-триггер, выполненный на основе двух двухступенчатых триггеров с записью информации в первую ступень и перезаписью во вторую ступень.

 

2.7.3.   Разработка принципиальной схемы  модуля связи с объектом

Принципиальная  схема (рис. 15) строится путем объединения  ЦАП, дешифратора управляющих сигналов, генератора запросов ПДП и буфера шины данных.

Генератор запросов выдает сигналы с частотой, необходимой  для преобразования и выдачи аналогового  сигнала. Контроллер ПДП, получив запрос , выставляет сигналы -DACK и -AEN. Эти сигналы проходят через схему логики и открывают буфер шины данных путем подачи на его вход STB сигнала низкого уровня.. Данные с шины данных поступают в ЦАП, где преобразовываются в аналоговое напряжение.

Опорное напряжение, поступающее на ЦАП, задается специальной  схемой, которая позволяет грубо  и плавно его подстраивать.

С выхода схемы  ЦАП выходит слабый сигнал. Для  его усиления а также для подавления высокочастотных гармоник, которые возникают вследствие дискретной обработки данных, на выходе ЦАП установлен активный низкочастотный фильтр первого порядка. Частота среза фильтра определяется низкочастотной составляющей спектра выводов данных на входе ЦАП.

 

2.8.   Проектирование модуля контроллера  прямого доступа к памяти

2.8.1.  Разработка функциональной схемы  контроллера ПДП

Канал прямого  доступа в память обычно используется для подключения к МП быстродействующих  УВВ. Обмен данными через канал ПДП обеспечивает максимальную скорость ввода и вывода информации.

Работа канала ПДП основывается на непосредственной передаче данных между памятью и  УВВ без участия МП. Такой обмен  осуществляется при откладывании выполнения основной программы на время обращения  УВВ к памяти. Поскольку память отключена от МП и подключена к  УВВ только на время чтения из ЗУ или записи в ЗУ, можно говорить , что обмен происходит в режиме захвата цикла памяти.

Передача  данных с помощью канала ПДП по сравнению с использованием системы  прерываний не дает потерь времени  на вход в прерывающую программу  и выход из нее, на сохранение, а  затем и на восстановление ПС и  регистров МП. Это достигается  за счет существенного усложнения интерфейса канала ПДП, который должен выполнять  следующие функции: адресацию к  нужной ячейке памяти; синхронизацию  работы памяти и УВВ на время обмена; назначение приоритетов, а при необходимости  и очереди.

Обычно передача данных в режиме ПДП имеет приоритет  перед другими видами обмена.

 

В структуру  контроллера ПДП (рис. 16) будут входить  сама МС контроллера, буферные схемы  и дешифратор адреса и управляющих  сигналов, с помощью которого осуществляется выбор контроллера.

     Контроллер ПДП

 

   ДАУС    БС

 

ç===========================================è

 

Системная магистраль

Рис. 16.  Функциональная схема контроллера  ПДП

• ДАУС - дешифратор адреса и управляющих сигналов;
• БС - буферные схемы

 

2.8.2.   Выбор элементной базы модуля  контроллера ПДП

В микропроцессорном  комплекте серии К580 контроллером ПДП является МС К580ВТ57.  Микросхема представляет собой четырехканальный программируемый контроллер. МС позволяет  осуществить двунаправленный обмен  массивами данных емкостью до 16 Кбайт  между ЗУ и любым из четырех  ВУ без участия МП БИС. При одновременном  поступлении запросов от ВУ программируемая логика схемы позволяет выбирать наивысший по приоритету канал прямого доступа к памяти.

Функциональное  назначение выводов МС К580ВТ57 приведено  в таблице 14.

Таблица 14

Вывод	Обозначение	Тип вывода	Функц. назначение выводов
21,22,23,26, 27,28,29,30	D7-D0	Вход/Выход	Канал данных для обмена с МП
1	IOR	Вход/Выход	Чтение из УВВ
2	IOW	Вход/Выход	Запись в УВВ
12	CLK	Вход	Тактовые импульсы
13	RESET	Вход	Установка в “0”
35,34,33,32	A3-A0	Вход/Выход	Адресные выводы
11	CS	Вход	Выбор микросхемы
40,39,38,37	A7-A4	Вход	Адресные выводы
6	READY	Вход	Сигнал “Готовность”
10	HRQ	Выход	Запрос захвата
7	HLDA	Вход	Подтверждение захвата
3	MEMR	Выход	Чтение из ЗУ
4	MEMW	Выход	Запись в ЗУ
9	AEN	Выход	Разрешение адреса
8	ADSTB	Выход	Строб адреса
36	TC	Выход	Конец счета
5	MARK	Выход	Маркер
16,17,18,19	DRQ3-DRQ0	Вход	Запросы ПДП
15,14,24,25	DACK3-DACK0	Выход	Подтверждение запросов ПДП
31	UCC	-	Напряжение питания +5 В
20	GND	-	Общий

Контроллер ПДП обычно подключается к МД через буферный регистр. В качестве такого регистра можно взять восьмиразрядный регистр К555ИР22.

Функциональное назначение выводов  микросхемы приведено в таблице 15.

Таблица 15

Вывод	Обозначение	Тип вывода	Функц. назначение выводов
3,4,7,8,13,14,17,18	D0-D7	Вход	Вход данных
2,5,6,9,12,15,16,19	Q0-Q7	Выход	Выход данных
11	PE	Вход	Строб записи
1	-EO	Вход	Разрешение

Дешифратор адреса и управляющих  сигналов можно построить на базе ПЗУ К556РТ4. Функциональное назначение выводов микросхемы приведено в  таблице 16.

 Таблица 16

Выводы	Обозначение	Назначение
5,6,7, 1-4,15	А0-А2, А6-А3,А7	Адресные входы
9,10,11,12	D3-D0	Выходы
13	CS1	Выбор микросхемы
14	CS2	Выбор микросхемы

В качестве буферов МД и МА выберем МС К555АП6, в качестве буферов  МУ - МС К555АП3 и К555АП5. Функциональное назначение выводов МС К555АП3 и К555АП5 приведено  в пункте 2.3.2

2.8.3.   Разработка принципиальной схемы  модуля контроллера ПДП

Принципиальную  схему (рис. 17) будем разрабатывать  в процессе описания работы модуля.

Контроллер  занимает 16 адресов в адресном пространстве УВВ. Выберем адреса 00h-0Fh. При обращении к контроллеру микропроцессор выставляет  на системную магистраль  адрес и управляющие сигналы -IOR и

-IOW. Чтобы определить, обращается ли МП к модулю контроллера ПДП, в схеме необходим дешифратор адреса и управляющих сигналов. Дешифратор можно выполнить на МС ПЗУ К556РТ4. На адресные входы А₀, А₁ подаются сигналы -IOR,-IOW  с МУ, на входы А₂-А₅ подается старшая тетрада адреса контроллера, на входы А₆-А₇ - сигнал AEN. Сигнал AEN также подается на входы -CS МС ПЗУ. С выходов ПЗУ D₁,D₂ выходят сигналы -WR и -RD соответственно, а с выхода D₃ - сигнал выбора МС контроллера -CS. МС ПЗУ имеет выход с открытым коллектором, поэтому выходные контакты МС следует подключить через резисторы к +5В.

 Прошивка  ПЗУ, соответствующая выбранным  адресам, приведена в таблице  17.

Таблица 17