Проектирование микропроцессорной системы

Для согласования работы микропроцессора  с другими  устройствами сигнал RDYIN , поступающий на вход ГТИ с шины управления , синхронизируется по фазе С2 на выходе RDY.

Выходной  сигнал SR используется для установки в исходное состояние микропроцессора и других микросхем в системе.

Схема установки  нуля, подключенная ко входу -RESIN генератора, управляется сигналом RESET, поступающим с МУ. 

Далее определим  схему включения системного контроллера. Системный контроллер состоит из двунаправленной буферной схемы  данных, регистра состояния и дешифратора  управляющих сигналов. Восьмиразрядная  параллельная  буферная схема данных принимает информацию с канала данных микропроцессора по выводам  D0-D7 и передает в регистр состояния информацию состояния; в цикле записи по сигналу -WR, поступающему от МП, по выводам DB0-DB7 выдает данные на системный канал данных; в цикле чтения по сигналу микропроцессора DBIN принимает данные с системного канала по выводам DB0-DB7 и передает по выводам D0-D7 на канал данных микропроцессору.

Регистр состояния  по входному сигналу -STB, поступающему от ГТИ, фиксирует информацию состояния микропроцессора в такте Т1 каждого машинного цикла МП.

Дешифратор  управляющих сигналов формирует  один из управляющих сигналов в каждом машинном цикле: при чтении ЗУ - сигнал -MEMR, при записи в ЗУ - сигнал  -MEMW, при чтении из УВВ - сигнал  - IOR, при записи в УВВ - сигнал  -IOW, при подтверждении запроса прерывания - сигнал -INTA.

Асинхронный сигнал -BUSEN управляет выдачей данных с буферной схемы и управляющих сигналов с дешифратора.

Таким образом схема включения МП и системного контроллера будет определяться их взаимодействием, одноименные выводы необходимо объединить напрямую.

Далее определим  подключение оставшихся выводов  микропроцессора КР580ВМ80.

16-разрядный  канал адреса МП необходимо  подключить к  МА микропроцессорной  системы. Подключение осуществляется  через два адресных буфера: младшие  8 разрядов подключаются на первую  микросхему АП5, старшие 8 разрядов - на вторую.

Выводы WAIT и INTE остаются незадействованными.

Далее определим  работу буфера МУ. Микросхема АП3 всегда находится в активном состоянии, так как на ее входы -EO подан “логический 0”. Микросхема обеспечивает прием с шины управления сигналов: -RDYIN, -INT, -HOLD, AEN  и выдачу в схему ЦП сигналов RDYIN, INT, HOLD, -AEN, а также прием управляющих сигналов из ЦП : OSC, CLK, RES, HLDA и выдачу на магистраль управления сигналов OSC, CLK, -RES, -HLDA.

 

2.3.4. Временные диаграммы  обмена данными по системной  шине центрального процессора

 

Запись

 

SA0-SA15

SD0-SD7

-MEMW

READY

Чтение

SA0-SA15

SD0-SD7

-MEMR

READY

 

Рис. 4

 

 Аналогично строятся временные диаграммы  для сигналов -IOW и -IOR, но на шину адреса выставляются разряды SA0-SA7.

 

2.4Разработка модуля памяти

2.4.1.  Разработка функциональной  схемы модуля памяти

Согласно  заданию необходимо разработать  модуль памяти со следующими характеристиками:

объем ПЗУ - 32К, адреса 0000h-7FFFh,

объем ОЗУ - 24К. адреса 8000h-dFFFh.

Все адресное пространство микропроцессора К580ВМ80

( 64 килобайта ) можно разбить на 8 сегментов по 8 килобайт каждый (рис.5).

 

 

 

E000h-FFFFh	Не используется
C000h-DFFFh	ОЗУ3
A000h-BFFFh	ОЗУ2	24 килобайта
8000h-9FFFh	ОЗУ1
6000h-7FFFh	ПЗУ4
4000h-5FFFh	ПЗУ3	32 килобайта
2000h-3FFFh	ПЗУ2
0000h-1FFFh	ПЗУ1

Первые четыре сегмента будет занимать микросхемы ПЗУ , следующие три - микросхемы ОЗУ.

Так как объем  отдельных микросхем, составляющих модуль ЗУ, меньше объема всего модуля, то в схеме необходим дешифратор адреса, который дешифрирует старшие  разряды шины адреса, и осуществляет выбор конкретной МС модуля.

Микросхемы  модуля ЗУ создают большую нагрузку на системную магистраль микро-ЭВМ, поэтому в схеме необходимы буферные элементы.

Таким образом получаем функциональную схему модуля памяти.

(рис. 6).

ПЗУ                         ОЗУ

        ДА

 БД                            БА

Системная магистраль

ç===================================è

Рис. 6.   Функциональная схема модуля памяти

• БД - буфер магистрали данных,
• БА - буфер магистрали адреса,
• ДА - дешифратор адреса.

 

2.4.2.  Выбор элементной базы модуля  памяти

В проектируемой  микро-ЭВМ шина данных восьмиразрядная, поэтому будем выбирать МС такой  же разрядности.

В качестве  ПЗУ выберем МС К573РФ81А ( репрограммируемое ПЗУ с электрической записью информации и стиранием информации ультрафиолетовым светом на основе nМОП-структур ).

Классификационные параметры микросхемы К573РФ81А:

• информационная емкость - 128 Кбит
• организация - 16К*8
• время выборки адреса - 350 нс
• время выборки разрешения - 150 нс
• задействованы  все адреса, кроме  А₁₄

Назначение  выводов микросхемы К573РФ81А:                                  Таблица 6

Выводы	Назначение	Обозначение
2,3-10, 21,23,24, 25,26,27	Адресные входы	А12,А7-А0 А10,А11,А9 А8,А13,А14
11-13, 15-19	Входы -выходы данных	DIO0-DIO2, DIO3-DIO7
20	Выбор микросхемы	-CS
22	Разрешение по выходу	-CEO
28	Напряжение питания	Ucc
1	Напряжение программирования	Upr
14	Общий	0 В

 

Таблица истинности микросхемы К573РФ81А:                         Таблица 7

-CS	-CEO	A0-A14	UPR	DIO0-DIO7	Режим работы
H	X	X	UCC	Roff	Хранение (невыбор)
L	L	A	UCC	Входные данные в прямом коде	Считывание
L	H	A	UCC	Roff	Отключение выходов
L	H	A	18+0.5 B	Входные данные в прямом коде	Программирование
H	H	A	18+0.5 B	Roff	Запрет программирования

В качестве ОЗУ выберем МС К537РУ17 (статическое  асинхронное ОЗУ на основе КМОП-структур).

Классификационные параметры МС К537РУ17:

• Информационная емкость - 64 Кбит
• Организация - 8К*8
• Время выборки адреса - не более 200 нс
• Выход - три состояния

Назначение  выводов микросхемы К537РУ17:                        Таблица 8

Выводы	Назначение	Обозначение
2,3-10, 21,23,24,25	Адресные входы	А12,А7-А0 А10,А11,А9,А8
11-13, 15-19	Входы -выходы данных	DIO0-DIO2, DIO3-DIO7
20,26	Выбор микросхемы	-CS1,CS2
22	Разрешение по выходу	-CEO
27	Сигнал записи - считывания	-WR/RD
28	Напряжение питания	Ucc
1	Свободный	---
14	Общий	0 В

Таблица истинности микросхемы К537РУ17:                         Таблица 9

-CS1	CS2	-CEO	-WR/RD	A0-A12	DIO0-DIO7	Режим работы
M	M	X	X	X	Roff	Хранение
L	H	X	L	A	L	Запись 0
L	H	X	L	A	H	Запись 1
L	H	L	H	A	Данные  в    прямом коде	Считывание
L	H	H	H	A	Roff	Запрет выхода

Примечание: М - Любая комбинация уровней или  сигналов, отличная от -CS₁=L, CS₂=H.

Для выбора конкретной МС в модуле памяти потребуется  дешифратор. Для этой цели выберем  МС К555ИД7.

Данная микросхема представляет собой  дешифратор 3*8 с инверсией по выходу.

 В виду  малой  нагрузочной способности  системной магистрали в схеме  необходимы буферные элементы. Выберем  МС К555АП6.

Данная МС представляет собой двунаправленный  восьмиразрядный буфер.

 

2.4.3.  Разработка принципиальной  схемы модуля памяти

В модуль памяти будут входить две МС ПЗУ, три  МС ОЗУ, дешифратор, два элемента “ИЛИ”, три буфера (два на шину адреса и  один на шину данных)  (рис. 7).

Поскольку число  разрядов в слове модуля и в  слове ИС ЗУ совпадает, то необходимо объединить одноименные информационные входы (выходы) всех ИС ЗУ и сделать  их соответствующими входами (выходами) модуля. Одноименные адресные входы  всех ИС следует объединить и сделать  их младшими адресными входами модуля. Оставшиеся старшие адресные входы  модуля следует подать на входы дешифратора  выбора ИС, число входов которого в  нашем случае равно трем, а число  выходов - восьми (кол-во сегментов по 8 килобайт).

В нашем модуле памяти используются ПЗУ емкостью 16 килобайт, поэтому 1 и 2, 3 и 4 выходы дешифратора  необходимо объединить по “И” и  полученные сигналы подать на входы -CS ИС ПЗУ. Выходы 5,6,7 дешифратора необходимо подать на входы -CS1  ИС ОЗУ.

Сигналы SA14 и SA15 шины адреса можно пустить в обход буфера адреса сразу на дешифратор, так как они сильно не нагружены. Освободившиеся два разряда можно использовать    для    сигналов -MEMR и -MEMW шины управления.

Сигнал  -MEMR подается на входы -СЕО  ИС ОЗУ и ПЗУ, а также на вход TF буфера шины данных.

Сигнал  -MEMW  подается на входы -WR/RD ИС ОЗУ.

Сигнал   Лог. “1” подается на входы: TF буферов шины адреса, SE1 дешифратора, U_PR МС ПЗУ, CS2 МС ПЗУ.

Сигнал  GND (“земля”) подается на входы -EO буферов, -SE2 и -SE3 дешифратора, А₁₄ МС ПЗУ.

 

2.5.   Проектирование  модуля интерфейса пользователя

2.5.1. Разработка функциональной  схемы модуля интерфейса пользователя

Согласно  варианту задания необходимо разработать  модуль интерфейса пользователя со следующими характеристиками:

• количество клавиш в клавиатуре - 32;
• количество знакомест дисплея - 12.

Модуль интерфейса пользователя должен обеспечивать ввод информации с клавиатуры и вывод  информации на дисплей . Выполнение этих функций   должно  взять на  себя  программируемое интерфейсное устройство ( ПИУ ). Микросхема должна состоять из двух функционально автономных частей: клавиатурной и дисплейной.

Модуль интерфейса пользователя занимает определенный адрес  в адресном пространстве устройств ввода-вывода. Для определения обращения микропроцессора к модулю в схеме необходим дешифратор адреса.

Для согласования по нагрузке МС ПИУ с системной  шиной, клавиатурой и дисплеем потребуются  соответствующие буферные схемы.

Таким образом получаем функциональную схему (рис. 8):

 

  Клавиатура

    К   БК

 

            ПИУ       Дисплей

          БД

     Д

 

       БДх        ДА           БУ

  Системная шина

  ç================================================è