Лекция по"Импульсной технике"

В ячейке БЗУ уничтожается код этого знака, затем набирается нужный знак и нажимается на кнопку возврат. Конец светового пера на котором находится фотодиод подводится к тому знаку, который надо уничтожить. По сигналу светового пера определяет координаты знака на экране и в БЗУ. По этому адресу информация может быть удалена или уничтожена.

 

 

11.Динамический режим работы транзисторного ключа.

 

 Транзистор является  инерционным прибором, т.е. переход  транзисторного ключа из одного  стационарного состояния в другое  происходит с некоторой задержкой  по отношению к управляющему  сигналу. На схеме изображен n-p-n транзистор вкл. по схеме с общим эмитором. В исходном состоянии транзистор заперт набольшим отрицательным напряжением Eg=0,1Ек. На графиках отображено изменение базового тока (Iб), заряда не основных носителей (Q), Ik, Uk.

Входная характеристика VT имеет вид:

Подадим на вход транзистора  положительный скачок тока с амплитудой большей чем Iб насыщения. Как видно из входной хар-ки существует некоторое пороговое напряжение при кот. появляется ток базы. Для кремниевых транзисторов Uпор=0,6В. При подаче скачка тока транзистор некоторое время остается закрытым. Поскольку паразитная Свх начинает заряжаться. Когда напряжение на этой емкости достигнет Uпор, транзистор начинает открываться время t_1-2 – время задержки вкл. транзистора. Переход транзистора из первичного в нулевое. После открывания транзистора в базу начнут поступать не основные носители из эмитора. Заряд их растет по экспоненте до Qmax,  по экпоненте возрастает и ток коллектора. Когда заряд достигает знач.                Qгр<Qmax. Рабочая точка оказывается на линии граничного режима. Ik становится равным I_насыщ и не возрастает с увеличением Uб.

Uk=Ek-ikRk

Время t_2-3 от момента открывания транзистора до момента насыщения наз. длительностью фронта включения. Время включения транзистора опред. суммой времени задержки и времени фронта вкл. Желательно чтобы время включения было меньше. Для этого следует применять более высоко частотные транзисторы. Они обладают меньшей инерционностью из-за уменьшения входной емкости, а также можно увеличить положительный скачок. При окончании импульса соответсвующему отрицательному скачку на открытом транзисторе требуется время для рассасывания пространств  заряда не основных носителей в базе. Это время называется временем задержки выключения или временем рассасывания t_4-5. После того как заряд Q достигнет значения Q_гранич транзистор переходит в активный режим. Q уменьшается по экспоненте, Iк и Uк также изменяется по экспоненте. Этот процесс происходит за время t_5-6 и называется фронтом выкл. Транзистор переходит из нулевого состояния в единичное. Время выключения определяется суммой времени задержки при выключении и времени фронта выключения. Для его уменьшения нужно увеличить амплитуду отрицательного скачка Iб.

 

12.Операционные усилители (ОУ)

 

Своё назначение ОУ получил вследствие того, что он может использоваться для выполнения сигнальных математический операций над сигналами: алгебраического сложения, интегрирования, дифференцирования, логарифмирования и т.д.

Современное ОУ выполняется  на базе ИМС.

Условные обозначения ИМС ОУ.

ИМС имеет 2 входных вывода: инвертирующий, обозначенный на рисунке  кружком и не инвертирующий. Сигнал на входе ОУ инвертировал по отношению  к сигналу  поданному на вход (-) и неинвертированный по отношению  к сигналу поданному на вход (+).

  Структура ИМС операционного усилителя. Несмотря на существенное отличие ИМС ОУ разных типов в каждой из них можно выделить входной каскад, усилитель напряжения, цепь сдвига постоянного уровня и входной каскад усилителя мощности.

Входной каскад-представляет собой дифференциальный усилитель (ДУ) в плечах которого стоят одинаковые транзисторы VT1 и VT2 и равные коллекторные резисторы. VT1 и VT4 генератор стабильного тока  I₀₁.

Усилитель напряжения-выполнен на транзисторах VT5,VT6 также по схеме дифференциального усилителя однако в приведенной схеме его элементарный ток не стабилизирован.

Цепь смещения уровня-в этой схеме относительно высокий потенциал на коллекторе VT6 смещается вниз на сумму напряжения Uбэ7 и I₀₂ R. Ток I₀₂ обеспечивает генератор стабильного тока, собранный на транзисторах VT8 и VT9. VT10-усилитель напряжения.

Выходной каскад-выполнен на коллекторных транзисторах (p-n-p и         n-p-n). VT11 и VT12

Работающих в режиме эмиторных повторений. Это обеспечит  большое входное сопротивление каскадов.

 

 

Параметры ИМС ОУ.

1. Коэффициент усиления постоянного напряжения.
2. Входное сопротивление
3. Коэффициент ослабления синфазного сигнала
4. Входное напряжение смещения О.
5. Выходное сопротивление
6. Входной ток
7. разность выходных токов
8. Частота единого усиления
9. Частота среза
10. Скорость нарастания выходного напряжения.

13.Интегральные триггеры.

 

Интегральный триггер  может быть выполнен  монолитным (триггер интегрального исполнения) или реализован на логических м/с. Они  бывают асинхронными (нетактируемыми) и синхронными (тактируемыми). Асинхронный триггер имеет лишь информационные входы, сигналы на которых с момента их появления определяется состояние триггера. Синхронный триггер кроме информационных входов имеет синхронизирующий (тактирующий, тактовый) вход.

 

13.1.Асинхронный RS-триггер.

 

На входе элемента И-НЕ имеется инвертор. Поэтому на 2 таких элементах  можно выполнить триггер. Асинхронный RS-триггер-простейший интегральный триггер применяющийся самостоятельно, а также входящий в состав более сложных интегральных триггеров в качестве запоминающих ячеек.

 

13.2.RS- триггер на элементах ИЛИ-НЕ.

 

Для элемента ИЛИ-НЕ логической является пассивными сигналами: с поступлением его на вход состояние входа элемента комбинации S=0 R=0 не изменяет состояние триггера.

Логическая 1 для элемента ИЛИ-НЕ является активным сигналом переключающим сигналом явл 1.

На входы элементов  поступают 4 сигнала:S,R,Q^t,Q^t’. S,R,Q- независимые переменные.

Или определяется новое  состояние триггера в которое  он переключается вслед за сменой сигналов на входе S и R.

Номер набора	Q’	S	R	Q
0	0	0	0	0
1	0	0	1	0
2	0	1	0	1
3	0	1	1	-
4	1	0	0	1
5	1	0	1	0
6	1	1	0	1
7	1	1	1	-

 

13.3.RS – триггер на элементах И-НЕ.

 

Для элемента И-НЕ активным сигналом является логический 0: наличие его на одном входе обуславливает на выходе 1. Логическая единица для такого элемента является пассивным сигналом: с ее поступлением на вход состояния выхода не меняет этот триггер переключается.

 

 

 

 

13.4.Одноступенчатый синхронный RS-триггер.

 

Схема тактируемого RS-триггера содержит асинхронный RS-триггер T1 с прямыми входами (собранный на элементах ИЛИ-НЕ) и 2 конъюнктора. Последние переключающую логическую 1 с информационного S- или R-входа на соответствующие входы T1.

Только при наличии  на синхронизирующем входе С логической 1. При С=0 информация с S и R входов на триггер T1 не передается.

Схема тактируемого RS-триггера, основу которого составляет асинхронный RS-триггер T1 с инверсными входами. Чтобы обеспечить преключение логического 0 на соответствующем входе T1, в схеме использованы элементы И-НЕ. Логический 0 на выходе такого элемента будет при логических 1 на его входах, т.е. при S=1, С=1 или при R=1, C=1.

 

13.5Двухступенчатый синхронный RS-триггер.

 

RSC-триггеры  переключаются при наличии на входе C-входе импульса или потенциала.

Тактирование триггера фронтом импульса или перепадом  потенциала можно обеспечить выполняя его 2-ступенчатым.

Ступень такого триггера представляет собой синхронный RS-триггер. При наличии на линии с логической 1 триггер T1 воспринимает информацию, поступившего по линиям S и R определяя его состояние. В это время на C-входе триггера Т2 логический 0 за счет инвертора и информация с выходов параллельно не воздействует на T2. В момент окончания действия логической 1 на линии С (С=0) на выходе инвертора появляется логическая 1, разрешающая перезапись в Т2 информации Т1.

Условное изображение 2-ступенчатого RS-триггера с динамическим       С-входом, когда переключение происходит перекатом входного сигнала из 1 в 0 (перепадом 1/0).

 

Разница между 1-ступенчатым  и 2-стпенчатым заключается в том  что, одноступенчатый триггер можно переключить, если при С=1 изменить комбинацию  на устойчивых входах с крепкой (например, S=1, R=0) на новую.

В 2-ступенчатом триггере при С=1 вторая ступень отключена от первой, а при С=0 первая ступень не принимает информации с S и R-входов.

 

Функциональная схема 2-ступенчатого триггера на элементах  И-НЕ с инверсными асинхронными входами  изображена на рис.

Здесь на  элементах  Э3,Э4 и Э7, Э8 выполнены элементарные RS-триггеры. Входная логика каждого из них реализована на элементах Э1,Э2 и Э5, Э6 так что элементы Э3,Э4,Э1,Э2 составляет ведущий тактируемый RS-триггер, а элементы Э7,Э8,Э5,Э6-ведомый тактируемый RS триггер. Элемент Э9 выходы которого объединены, являются инвертором.

Входы  Ŝ и Ŕ непосредственно  воздействуют на RS-триггер 1 и 2 ступени, для чего эти триггеры выполнены на 3-входовых элементах. При подачи на эти входы логической 1 (Ŝ= Ŕ=1) RSC-триггер работает как обычный синхронный RS-триггер т.к. его ступени не переключаются в состояние Q=1, а при R=0, S=1 – в состоянии Q=0.

 

 

 

14.Счетчики.

 

Счетчиками называются устройство, которое считает количество импульсов, поступающих на вход, формирует  результат счета и хранит его. Счетчики могут работать в режиме счета и режиме деления. Счетчик образуется цепочкой из n-триггеров со счетным запуском, каждый из которых хранит один разряд. Число Kcч=2

Называется коэффициентом  счета или модулем счета.

Счетчики бывают суммирующие, вычитающие, реверсивные, т.е. работающие в режиме сложения и вычитания. Последовательности переключений счетчики бывают с последовательным переносом и с параллельным переносом. При параллельном переносе переключение триггеров происходит почти одновременно.

Этот счетчик с последовательным переносом. Он построен на T-триггерах ( со счетным запуском).

Рассмотрим пример:

101101   111000

+        1    +        1

101110   111001

Младший разряд переключается  всегда. Каждый следующий разряд переключается  в том случае, если предыдущий переключается из 1 в 0. Переключение разрядов происходит последовательно. Импульсы, которые нужно посчитать передаются на вход младшего разряда. Младший разряд переключается с каждым импульсом. При переходе из 1 в 0 переключается следующий разряд. Переходом из 1 в 0 входного импульса устанавливается в единицу триггер младшего разряда. Перепад из 0 в 1 не переключит последующий триггер.  Второй входной импульс возвращает триггер Т1 в нулевое состояние.

На выходе Т1 образуется переход из 1 в 0, кот. опрокидывает триггер Т2. На выходе Т2 образуется переход из 0 в 1, кот. не переключает Т3.

Третий импульс опрокидывает Т1 из 0 в 1- этот переход не переключает  Т2. На выходе счетчика код 011 это соотв. 3-м в десятичном коде. Четвертый  импульс возвращает Т1 в нулевое состояние. Перепад из 1 в 0 опрокидывает код 100, что соотв. 4-м в десятичном коде.

 

 

Выводы:

1. С наибольшей частотой равной частоте входных импульсов, переключается триггер младшего разряда. Частота импульсов на выходе каждого следующего триггера в 2-е меньше частоты импульсов предыдущего триггера.
2. Для 3-разрядного счетчика изображенного на схеме модуль счета Kсч=2 =8.
3. Момент переключения очередного разряда все предыдущие разряды находятся в сост. 1-цы.
4. 8 импульс для трехразрядного счетчика является импульсом переключения, все разряды обнуляются.

Девятый импульс начинает счет снова. Число зарегистрированных счетчиком импульсов =2 -1. Если счетчик используется для счета импульса, то его емкость Ксч должна быть больше максимально возможного количества импульсов.