Моделирование работы сумматоров с помощью программы анализа электронных схем Electronic Workbench

 

 

 

 

 

 

 

 

Лабораторная  работа № 5.

по курсу "Архитектура  ЭВМ"

 

 

 

 

 

Моделирование работы сумматоров с помощью

программы анализа  электронных схем

Electronic Workbench

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Цель работы: Ознакомление c возможностями моделирования работы  схем сумматоров. Исследование сумматоров,  универсального сумматора-вычитателя, инкременторов и декременторов.

 

Продолжительность работы: 4 часа.

 

1. Основные  понятия.

 

        Сумматор-  это электронное устройство, выполняющее  арифметическое  сложение кодов двух чисел. Сумматоры  применяются  и для выполнения операции  вычитания, но для

этого осуществляются дополнительные преобразования кодов чисел.

 

В зависимости от системы  счисления  различают:

- двоичные  сумматоры;

- двоично-десятичные;

-десятичние;

-  и другие.

По количеству одновременно обрабатываемых разрядов складываемых чисел  сумматоры бывают:

-  одноразрядные;

-  многоразрядные.

 

По числу входов  и выходов одноразрядных  двоичных сумматоров различают:

     - четвертьсумматоры  (элементы "сумма по модулю 2", то есть "исключающее  ИЛИ"),  имеют два входа  для двух  одноразрядных чисел и одним выходом, на котором  реализуется их арифметическая сумма;

       - полусумматоры,  характеризующиеся наличием двух  входов,  на которые подаются  одноимённые   разряды двух  чисел  и двух выходов: на одном  реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд);

       -  полные одноразрядные двоичные  сумматоры, характеризующиеся наличием  трёх входов, на которые подаются  одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего )разряда  и двумя  выходами:

на одном  реализуется  арифметическая сумма в данном разряде,

а на другом - перенос  в следующий (более старший разряд).  

 

По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:

       - последовательные, в которых обработка чисел  ведётся поочерёдно, разряд за  разрядом  на одном и том  же оборудовании;

       - параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

         Параллельный  сумматор в простейшем  случае представляет собой  n  одноразрядных сумматоров, последовательно соединённых цепями переноса.

         По способу выполнения операции сложения выделяются два типа сумматоров:

     - комбинационный  сумматор, выполняющий микрооперацию  "S=A+B", в котором результат выдаётся по мере его образования;

     - накапливающий  сумматор, на вход которого операнды  подаются

последовательно с некоторой задержкой.

 

2. Используемые  элементы программы EWB.

1)  Voltage Source.  С помощью этого источника на вход

триггеров и логических элементов подается логическая единица.

 

 

2) Переключатель (Basic->Switch).  Переключение производится нажатием на клавишу, указанную в скобках над этим элементом.

 

 

 

3)  Логический элемент "И" (Logic gates->2-Input AND gate).

 

4) Логический элемент "ИЛИ" (Logic gates->2-Input OR gate).

 

  5) Триггер типа D (Digital->D Flip-Flop)

6)  Светоиндикатор  (Indicators->red Prob).  При подаче на этот элемент логической единицы светодиод загорается красным цветом.

7) Источник прямоугольных сигналов (Sources->Clock).

     Выполняет  функцию синхронизатора, который обеспечивает

     одновременность подачи  сигналов на входы триггеров.

 

 

8)   Универсальный  J-K триггер.

 

 

9)  Универсальный  J-K триггер  с установочными входами.

 

10)  Семисегментный  цифровой  индикатор. 

 

 

 

11)   Одноразрядный полусумматор.

 

12)   Одноразрядный  полный  сумматор.

 

 

 

 

3. Задание на  выполнение  лабораторной работы.

 3.1.  Исследовать работу  одноразрядного  полусумматора

         таблице   истинности:

                        

a	b	p	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

 

Собрать  одноразрядный  полусумматор  на элементах  "ИЛИ-исключающее"  и "И".

 

Повторить исследование,  используя  библиотечный  полусумматор:

                                             

Для одновременной  подачи  двух чисел  надо предусмотреть  управление двумя группами  выключателей:  для установки  кодов

данного разряда и  второго последовательного выключателя  для 

подачи разрядов на вход полусумматора.

 

 

3.2   Исследовать  работу  полного одноразрядного сумматора

        по таблице  истинности:

 

a	b	p	P	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

 

 

Собрать схему  полного  сумматора из двух  полусумматоров,

собранных в п. 3.1.

 Повторить исследование  с библиотечным  полным сумматором.

3.3.   Собрать    трехразрядный   параллельный  сумматор и исследовать   его  работу.

Для одновременной  подачи  кодов двух  слагаемых  использовать

схему, подобную п.3.1., добавив группы выключателей установки

кода первого слагаемого и  группы выключателей  установки  кода

второго слагаемого.

          Представить в отчёт по работе  собранные схемы сумматоров.

  

      

                                         

 

 

 

 

 

 

 

 

3.2.  Порядок  проведения исследования работы 

сумматоров.

   3.2.1.  Проверить работу   сумматора   при сложении  нескольких

               пар трёхразрядных чисел.

    3.2.2.  Собрать   трёхразрядную  схему  инкрементора  и декрементора.   Продемонстрировать  работу собранных схем.

На выходе  инкрементора  подаваемое число должно увеличиться  на единицу.

 

 

3.5.  Задание  для самостоятельной работы.

 

          Проанализировать   работу  универсального  сумматора-вычитателя.   Объяснить   назначение логических  элементов "исключающее ИЛИ". 

          Ниже приводится  одна из моделей   универсального сумматора-вычитателя.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4. Содержание  отчета.

 

4.1.    Схемы   сумматоров,  собранные  на  лабораторной работе.

4.2.    Пояснения   к работе  универсального сумматор-вычитателя. 

 

                                5.  Контрольные вопросы.

 

5.1.   Назначения  входа и выхода  переноса в   полных сумматорах.

5.2..  Как выполняется   операция вычитания  с использованием  сумматоров?

5.3.   Поясните  на примерах  принцип работы сумматора дополнительного  кода и обратного кода.

5.4.   Какие  технические  решения  позволяют  ускорить  работу комбинационных сумматоров?

 

 

 

 

 

 

 

 

 

 

  

 

                                6.  Литература.

 

1. В.И. Карлащук.  Электронная  лаборатория  на  IBM PC.

М., "СОЛОН-Р", 2001.

2. Электротехника и  электроника  в экспериментах   и  упражнениях:

Практикум на Electronics  Workbench:  В 2-х томах /Под общей   

редакцией  Д.И.Панфилова. М.: ДОДЭКА,2000.

3.  Потёмкин И.С.  Функциональные узлы цифровой автоматики. -          М.: Энергоатомиздат, 1988. - 320 с.

4. Пухальский Г.И., Новосельцева  Т.Я.  Цифровые устройства: Учебное  пособие 

для втузов. - СПб.: Политехника, 1996. - 885 с.

5. Савельев А.Я. Арифметические  и логические основы цифровых автоматов: Учебник. - М.: Высшая школа, 1980.-255 с.

6.  Угрюмов Е.П. Цифровая  схемотехника. - СПб.: БХВ - Санкт-Петербург, 2000 - 528 с.: ил.