Схемотехника ЭВМ

Автор работы: Пользователь скрыл имя, 01 Июня 2012 в 10:22, курсовая работа

Краткое описание

В данном курсовом проекте рассматривается процесс проектирования устройства управления и основных узлов арифметико-логического устройства (сумматоров). Устройство управления проектируется как микропрограммный автомат.

Содержание

Задание на проектирование…………………………………………………
Реферат……………………………………………………………………….
Проектирование сумматоров на потенциальных элементах……………...
Полный одноразрядный сумматор………………………………………….
Комбинационный двоично-десятичный сумматор………………………..
Одноразрядный накапливающий сумматор………………………………..
Одноразрядный комбинационно-накапливающий сумматор…………….
Проектирование управляющего автомата………………………………….
Список литературы…………………………………………………………..

Прикрепленные файлы: 1 файл

Курсовая работа по схемотехнике.docx

— 825.25 Кб (Скачать документ)

 

Для получения  закодированного алгоритма составляем таблицу обозначений логических условий – таблица 2.3.

        таблица 2.3
        Логические условия Обозначение
        Пуск = 1 x1
        C = 0 x2

 

      После замены в содержательном микроалгоритме (рисунок 2.2) описания логических условий их обозначениями, а описания микроопераций – соответствующими управляющими сигналами, получаем закодированный микроалгоритм автомата Мура – рисунок 2.3.

      Граф  данного автомата изображен на рисунке  2.4.

 

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 

     

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

 
 

Применим метод  бинарного кодирования для представления состояний автомата Мура – таблица 2.4.

таблица 2.4
  Y1 Y5 Y6 Y7
  Q1 Q2 Q3 Q4
a1 0 0 0 0
a2 1 0 0 0
a3 1 0 1 0
a4 0 1 0 0
a5 0 0 1 0
a6 0 0 1 1

 

Управляющие сигналы Y2, Y3 = 1, Y4, Y6 – снимаются с одного триггера, остальным управляющим сигналам соответствует выход отдельного триггера. Составим структурную таблицу автомата по его графу – таблица 2.5

Исходное  состояние Состояние перехода Код исходного состояния Код состояния перехода Логические условия Функции возбуждения триггеров
Q1S Q2S

Q3S Q4S

Q1S+1Q2S+1

Q3S+1 Q4S+1

X1 X2 T1 T2 T3 T3
a1 a1 0000 0000 0 * 0 0 0 0
a1 a2 0000 1000 1 * 1 0 0 0
a2 a3 1000 1010 * * 0 0 1 0
a3 a4 1010 0100 * * 1 1 1 0
a4 a5 0100 0010 * * 0 1 1 0
a5 a6 0010 0011 * * 0 0 0 1
a6 a1 0011 0000 1 0 0 0 1 1
a6 a5 0011 0010 0 0 0 0 0 1
a6 a6 0011 0011 1 1 0 0 0 0

 

Таблица переходов  Т – триггера ¾ таблица 2.6.

 

Qt → Qt+1 T
0→0 0
0→1 1
1→0 1
1→1 0

 
 
 
 
 
 
 
 
 
 
 
 
 

Минимальные переключательные функции:

 ;      

                 

;     

;                    

;     .  

      Функциональная  схема управляющего автомата изображена а приложении (см. приложение: «Управляющий автомат» – схема/спецификация).

      Для проверки правильности схемы изобразим  временную диаграмму работы управляющего автомата для всего цикла вычислений – рисунок 2.5.

Пусть А=2, В=3, С`=4Р1=-1, С=2, Р2=3;

Этапы работы:

  1. Р1=-1, С=2, Р2=3;    → Y0 = 1
  2. Р1=-1, С=2, Р2=2;
  3. Р1=4, С=2, Р2=2;
  4. Р1=2, С=2, Р2=2;
  5. Р1=4, С=2, Р2=2;
  6. Р1=4, С=1, Р2=2;
  7. Р1=6, С=1, Р2=2;
  8. Р1=6, С=0, Р2=2;
  9. Р1=6, С=0, Р2=2;         → YK=1               

              
     
     
     
     

 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

Список  литературы

 
  1. Справочник  по интегральным микросхемам / Под ред. Б. В. Тарабрина. - М.: Энергия, 1981.
  2. Васькин В.И.  Схемотехника ЭВМ / В.И.Васькин. – Калининград., 2005. – 278 с.
  3. Васькин В.И.  Схемотехника ЭВМ. Методические указания по курсовому проектированию / В.И.Васькин. – Калининград., 2005. – 64 с.
  4. Каган Б.М.  Электронные вычислительные машины и системы / Б.М.Каган. – М., 1991. – 552 с.
  5. Самофалов К.Г., Корнеёчук В.И., Тарасенко В.П. Электронные цифровые вычислительные машины/ Учебник – Киев: Высшая школа, 1976 – 480с

Информация о работе Схемотехника ЭВМ