Триггер

Триггер — это запоминающий элемент с двумя устойчивыми состояниями, изменение которых происходит под действием входных сигналов. Как элемент компьютера, триггер предназначен для хранения одного бита информации, то есть лог. “0” или лог. “1”. Схема триггера обеспечивает запись, считывание, стирание и индикацию хранимой двоичной информации. На основе триггеров строят типовые функциональные узлы компьютеров — регистры, счетчики, накапливающие сумматоры, а также микропрограммные автоматы.

Все разновидности триггеров представляют собой элементарный автомат, включающий собственно элемент памяти (ЭП) и схему управления (СхУ), которая образует входную логику (рис. 3.1).

Рис. 3.1. Структура триггеров в виде ЭП и СхУ:

Состояние триггера определяется сигналами на прямом Q и инверсном  выходах. При положительном кодировании информации высокий уровень напряжения на прямом выходе отображает значение лог. “1” (состояние Q = “1”), а низкий уровень — значение лог. “0” (состояние Q = “0”).

Изменение состояния триггера (его переключение) обеспечивается внешними сигналами и сигналами обратной связи на выходе триггера, поступающие на входы СхУ. Обычно внешние сигналы, как и входы триггера, обозначают латинскими буквами R, S, Т, С, V и др.. В простейших схемах триггеров отдельная СхУ может отсутствовать. Поскольку функциональные свойства триггеров определяются их СхУ, то названия основных входов переносятся на всю схему триггера.

6.1.1. Классификация  триггеров.

Триггеры классифицируют по следующим признакам:

Ø логике функционирования (RS, JK, D, T и др.);

Ø способу записи информации (асинхронные и синхронные);

Ø моменту реакции на тактовый сигнал (статические, динамические);

Ø количеству тактов синхронизации (одно-, двух- и трехтактные);

Ø количеству ступеней (одно- или двухступенчатые триггеры);

Ø составу логических элементов (триггеры на элементах НЕ-И, НЕ-ИЛИ, НЕ-И-ИЛИ и др.).

В соответствии с логикой функционирования различают следующие триггеры:

Ø с раздельной установкой состояний “0” и “1” (RS-триггеры);

Ø с одним информационным входом (D-триггеры);

Ø со счетным входом (T-триггеры);

Ø универсальные с раздельной установкой состояний “0” и “1” (JK-триггеры);

Ø комбинированные (RST-, RSJK-триггеры);

Ø со сложной входной логикой.

Входы триггеров разделяются на информационные (R, S, Т и др.) и управляющие (С, V). Информационные (логические) входы предназначены для приема сигналов запоминаемой информации. Названия входных сигналов отождествляют с названиями входов триггера. Управляющие входы служат для управления записью информации. В триггерах может быть два вида управляющих сигналов: синхронизирующий (тактовый) сигнал C, поступающий наС-вход (тактовый вход) и разрешающий сигнал V, поступающий на V-вход.

По способу записи (приема) информации различают асинхронные и синхронные (тактируемые) триггеры. Триггеры, не имеющие С-входа, называются асинхронными (рис. 3.2 а и б). В асинхронных триггерах запись информации производится в любой момент времени при поступлении сигналов на информационные входы.

Рис. 3.2. Условные обозначения триггеров: а, б — асинхронные; в, г — синхронные

Триггеры, имеющие С-вход, называются синхронными. В синхронном триггере запись информации возможна при совпадении сигналов на информационном и синхронном входах. Этим объясняется более высокая помехоустойчивость синхронных триггеров в сравнении с асинхронными.

На V-входы триггера поступают сигналы, которые разрешают (V = “1”) или запрещают (V = “0”) запись информации. В синхронных триггерах с V-входом запись информации возможна при совпадении сигналов на информационном, C- иV-входах (рис. 3.2 г).

В зависимости от количества тактовых сигналов, необходимых для формирования нового состояния, различаютоднотактные, двухтактные и многотактные триггеры.

По способу управления записью (моменту реакции на тактовый сигнал) выделяют синхронные триггеры состатическим (по уровню), динамическим (по фронтам) и двухступенчатым управлением. В асинхронных триггерах запись нуля и единицы возможна в любой момент времени, при этом входной информационный сигнал одновременно является и управляющим. В синхронных триггерах с управлением по уровню запись информации возможна только в течение длительности тактового сигнала. При этом тактовые сигналы могут быть прямыми(изменяться от нуля к единице) или инверсными (изменяться от единицы к нулю) (рис. 3.3 а и б).

Рис. 3.3. Управляющие входы триггера: а — прямой статический;

б — инверсный статический; в — прямой динамический; г — инверсный динамический

При управлении фронтами разрешение на запись информации дается только в момент перепада тактового сигнала от нуля к единице (прямой динамический вход) или от единицы к нулю (инверсный динамический вход). В другие моменты времени триггер не реагирует на входные информационные сигналы независимо от уровня тактового импульса (рис. 3.3 в и г).

6.1.2. Динамические параметры триггеров. Для триггеров установлены следующие динамические параметры, измеряемые на уровне половины амплитуды сигналов (рис. 3.4):

Ø минимальная длительность импульса tC на тактовом входе;

Ø минимальное время предварительной установки сигнала на информационном входе tуст;

Ø время восстановления (фиксации) tвос — минимальное время между нарастанием синхросигнала C и спадом информационного сигнала D; для асинхронных триггеров tвос — просто длительность входного сигнала;

Рис. 3.4. Измерение временных параметров триггеров D-типа:

Ø время переключения триггера tпт — временной интервал между фронтом входного переключающего сигнала и фронтом сигнала на выходе Q или  (который позже принимает новое состояние). Минимальная длительность синхросигнала на входе триггера определяется максимальным временем переключения триггера tC ≥ tпт max. В двухступенчатом триггере с однотактной синхронизацией время переключения второй ступени определяется по отношению к спаду синхроимпульса.

6.1.3. Таблица переходов и логические уравнения RS-триггера. RS-триггером называют запоминающий элемент сраздельными информационными входами для установки его в состояние “0” (R-вход) и в состояние “1” (S-вход). Название “RS-триггер” образовано от первых букв слов RESET (сброс) и SET (установка).

В таблице переходов RS-триггера (табл. 3.1) приняты обозначения: Rt, St, Qt — значения логических переменных в момент времени t на входах R, S и выходе Qt - Qt+1 — состояние триггера после переключения; K6, K7 — неопределенные коэффициенты на тех наборах, где входные сигналы R, и S, одновременно принимают значение единицы (запрещенная комбинация сигналов).

Таблица 3.1

Таблице переходов соответствует карта Карно (рис. 3.5 а), где значения функции Qt+1 для минтермов Rt, St,  t иRt, St, Qt заменены неопределенными коэффициентами K6 и K7. Предположив, что комбинации входных сигналовRt, St = 1 не существует, получим карты Карно для K6 = K7 = 1 (рис. 3.5 б) и K6 = K7 = 0 (рис 3.5 в).

Рис. 3.5. Карта Карно для RS-триггеров:

Из карт Карно получаем логические уравнения асинхронного RS-триггера:

K6 = K7 = 1, Qt+1 = St tQt, (3.1)

K6 = K7 = 0, Qt+1 =  t(St Qt). (3.2)

Логические выражения (3.1) и (3.2) определяют новое состояние триггера Qt+1 в зависимости от старого состоянияQt и входных сигналов Rt и St. В дальнейшем для простоты индекс t в правой части логического выражения опускается.

Асинхронный RS-триггер на элементах НЕ-И. Преобразуем логическое выражение (3.1) к виду, удобному для реализации на элементах НЕ-И:

Qt+1 =  =  . (3.3)

Схема асинхронного RS-триггера на двух элементах НЕ-И с логическими связями на основе выражения (3.3) показана на (рис. 3.6 а). Особенностью этого триггера является инверсное управление по информационным входам, что отражается в условном графическом обозначении. Из анализа диаграмм работы RS-триггера следует, что элементы НЕ-И в схеме переключаются последовательно. Имеется интервал времени, когда на обоих выходах устанавливаются одинаковые сигналы Q = 1 и  = 1 (рис. 3.6 в, заштрихованные области) — явление “риск”.

Рис. 3.6. Асинхронный RS-триггер на элементах НЕ-И:

а — схема; б — условное обозначение; в — временные диаграммы

Длительность переключения триггера определяется суммой задержек: tпт = 2tp. Длительность входного сигнала определяется из условия t1 ≥ tпт На практике для надежности переключения триггера длительность входного импульса увеличивают на одну задержку, то есть t1 = 3tp. Максимальная и рабочая частоты переключения триггера соответственно равны fmax = 1/(2tp) и fp = 1/(3tp).

Асинхронный RS-триггер на элементах НЕ-ИЛИ. Преобразуем логическое выражение (3.2) к виду, удобному для реализации на элементах НЕ-ИЛИ:

Qt+1 =  =  . (3.4)

Схема асинхронного RS-триггера на двух элементах НЕ-ИЛИ с логическими связями на основе выражения (3.4) показана на (рис. 3.7 а).

Рис. 3.7. Асинхронный RS-триггер на элементах НЕ-ИЛИ:

а — схема; б — условное обозначение; в — временные диаграммы

Из анализа диаграмм работы RS-триггера следует, что элементы НЕ-ИЛИ в схеме переключаются последовательно. Имеется интервал времени, когда на обоих выходах устанавливаются одинаковые сигналы Q = 0 и  = 0, — явление “риск” (рис. 3.7 в). Временные параметры данного триггера аналогичны параметрам триггера, изображенного на схеме (рис. 3.6 а).

Синхронный RS-триггер на элементах НЕ-И. Для построения синхронного RS-триггера на элементах НЕ-И следует заменить в логическом выражении (3.3) переменные S и R на сочетания CS и CR, где C — синхросигнал:

Qt+1 =  . (3.5)

Схема синхронного RS-триггера на четырех элементах НЕ-И с логическими связями на основе выражения (3.5) показана на (рис. 3.8 а). Элементы D1 и D2 образуют схему управления с прямыми входами, а элементы D3 и D4 образуют фиксатор (асинхронный RS-триггер).

Рис. 3.8. Синхронный RS-триггер на элементах НЕ-И: а — схема; б —временные диаграммы

При значении сигналов CS = 1 на выходе элемента D1 устанавливается лог. “0”, и триггер переключается в состояние “1”. При значении сигналов CR = 1 на выходе элемента D2 устанавливается лог. “0”, и триггер переключается в состояние “0”. Комбинация входных сигналов CSR = 1 запрещена, поскольку приводит к неопределенному состоянию триггера.

Из временной диаграммы (рис. 3.8 б) следует, что время переключения триггера tпт = 3tp, а длительность синхросигнала (с учетом запаса на одну задержку) определяется из условия tC = 4tp. Максимальная и рабочая частоты переключения триггера соответственно равны fmax = 1/3tp fp = 1/4tp.

Синхронный RS-триггер на элементах НЕ-ИЛИ. Для построения синхронного RS-триггера на элементах НЕ-ИЛИ следует заменить в логическом выражении (3.4) переменные S и R на сочетания  и  :

Qt+1 =  =  . (3.6)

Схема синхронного RS-триггера на четырех элементах НЕ-ИЛИ с логическими связями на основе выражения (3.6) показана на (рис. 3.9). Элементы D1 и D2 составляют схему управления с инверсными входами, а элементы D3 и D4 образуют фиксатор (асинхронный RS-триггер).

Рис. 3.9. Синхронный RS-триггер на элементах НЕ-ИЛИ:

а — схема; б — условное обозначение; в — временные диаграммы

При значении сигналов  = 0 и  = 0 на выходе элемента D2 устанавливается лог. “1” (то есть CS = 1), и триггер переключается в состояние “1”. При значении сигналов  = 0 и  = 0 на выходе элемента D1 устанавливается лог. “1” (то есть CR = 1), и триггер переключается в состояние “0”. Комбинация сигналов  =  =  = 0 запрещена, так как приводит к неопределенному состоянию триггера. Временные параметры такого триггера аналогичны параметрам триггера, изображенного на схеме (рис. 3.8).

Двухступенчатые RS-триггеры. Двухступенчатые триггеры строятся по способу “M-S” и обеспечивают совмещение двух процессов — одновременной записи новой информации и считывания старой. Во время действия синхроимпульса C первая ступень “М” (Master — основная) принимает новую входную информацию, а вторая ступень “S” (Slave — вспомогательная) в это же время передает во внешние схемы старую информацию. После окончания синхроимпульса C информация из первой ступени переписывается во вторую ступень.

Рис. 3.10. Организация связи между ступенями триггера:

а — с инвертором; б — с запрещающими связями; в — с разнополярным управлением;

г — с двухфазным обменом

При однофазном (однотактном) обмене информацией связь между ступенями реализуется с помощью инвертора (рис. 3.10 а), запрещающих связей (рис. 3.10 б) или разнополярного управления (рис. 3.10 в). При двухтактном обмене связь между ступенями обеспечивается двумя сериями синхросигналов — C1 и C2 (рис. 3.10 г).