Семейство фирмы Xilinx

10. CPLD.

Эти микросхемы отличаются наиболее простой структурой и значительными  ограничениями при проектировании устройств на них, но у них есть и одно достоинство - им не нужно  конфигурационное ПЗУ (что это такое - будет рассказано чуть позже). К ограничением относятся "жадность" на триггеры и недостаточная гибкость. Однако CPLD легки в освоении и, поэтому, идеально подходят для начала работы с ПЛИС вообще. CPLD (англ.  Complex Programmable Logic Device) — программируемая логическая интегральная схема (ПЛИС) в диапазоне сложности между микросхемами PAL (англ.) (Programmable Array Logic) и FPGA (англ.  Field-Programmable Gate Array), сочетающая их архитектурные решения

10.1 Технология устройств  CPLD

Технология устройств CPLD (complex programmable logic device) - технология программируемых логических устройств со сложностью, занимающей диапазон примерно между PAL (Programmable Array Logic) и FPGA (Field-programmable gate array), и с сочетанием их архитектурных особенностей. Собственно говоря, термин ПЛИС (программируемые логические интегральные схемы) является переводом именно слов CPLD (complex programmable logic device). Несмотря на это, в отечественной схемотехнике к ПЛИСам относят также и устройства FPGA. CPLD состоят из блоков логических вентилей, объединенных программируемой коммутационной матрицей. Современные CPLD, как правило, являются электрически перепрограммируемыми и сохраняют логическую структуру после отключения питания. Отсюда понятно, что FPGA даже в некотором смысле являются более "программируемыми", чем CPLD.

10.3 Разработка  цифровых устройств на CPLD

Разработка цифровых устройств на программируемых логических интегральных схемах CPLD практически  не отличается от разработки обычных  цифровых устройств. Для этого не требуется разбираться в особенностях внутренней структуры микросхемы или проектировать матрицу межсоединений. Разработчики ПЛИС предоставляют пакет САПР в составе которого можно вести разработку цифрового устройства в виде обычных схем в схемном редакторе, а затем транслировать эту схему в файл коммутаций внутренней матрицы межсоединений CPLD. Этот файл загружается в ПЗУ микросхемы CPLD и микросхема превращается в разработанное нами цифровое устройство, фактически в заказную СБИС.

В настоящее время  разработка цифровых устройств чаще ведется с применением языков программирования схем, таких как:

10.3.1 CoolRunner-II 1.8V CPLD

Имеет высокую исполнительность, низкий энергетический потенциал. Улучшен с помощью революционной функции, такие как Datagate, продвижения входов / выходов и наименьший форм-фактор в отрасли упаковки, CoolRunner-II CPLDs доставить окончательное решение система для проектирования сегодняшние проблемы.

CoolRunner-II CPLDs Преимущества:

• Использование гораздо меньше энергии, с полностью цифровым ядра и технология процесса FZP
• Ультра низкая мощность 28,8 мкВт
• 16 мкА типичный ток в режиме ожидания
• Нет ценовой премии
• Окончательный малой мощности с Datagate
• Управление питанием (рабочий цикл, входного тактового сигнала и входной контакт)
• Блок входных контактов во время вставки с горячим подключением
• Блок разделов логики и снимок сигналы с защелками с помощью отладки
• Повышения безопасности, блокируя доступ для различных хранятся на код внутри устройства
• CoolRunner-II уменьшает общую Power Board
• Непревзойденное низкий уровень мощности с быстрым нулевой мощности (FZP) технологии
• Обеспечивает как истинное высокое производительность и низкое энергопотребление в то же время с самым низким ток в режиме ожидания в промышленности без использования режима отключения питания

Особенности	CoolRunner-II
Повышенная безопасность конструкции	4 уровня
Datagate сигнал блокировки	*
Несколько I / O банковской	От 2 до 4
Входной гистерезис и программируемые основаниях	500 мВ
Часы делитель	*
Часы Удвоитель	*
CoolCLOCK	*
DualEDGE триггер	*
Несколько LVCMOS, HSTL, SSTL I / O	*
Малый форм-фактор упаковки	*

 

Таблица 10.1 CoolRunner-II Особенности CPLD

 

11. ПЛИС EPP 
 

Новое семейство FPGA фирмы Xilinx было анонсировано одновременно с предоставлением доступа к САПР ISE версии 13.1, хотя его поддержка запланирована в последующих версиях САПР. Семейство позиционировано как новый подкласс FPGA — расширяемая процессорная платформа (Extensible Processor Platform, EPP). Основной особенностью этих ПЛИС является наличие на кристалле двухъядерного процессора ARM Cortex-A9, вокруг которого и предполагается построение системы. Наличие процессора с архитектурой, получившей широчайшее распространение в последнее время, позволяет разработчикам комбинировать методы проектирования из «обоих миров» — цифрового дизайна и программирования встроенных систем. При этом становится возможным комбинировать сильные стороны обоих подходов, сочетая программную реализацию широко распространенных алгоритмов и протоколов, имеющих поддержку в виде библиотек и средств разработки, и аппаратное ускорение несложных операций с высокой степенью параллелизма, выполняемое на базе программируемых ресурсов FPGA.

Такой подход обеспечивает высокую гибкость в выборе методов и средств разработки, при этом основа — процессорное ядро — представляет собой мощное решение, поддерживаемое многими инструментами разработки и операционными системами. Xilinx ® Zynq ™ -7000 расширяемая платформа обработки (EPP) предоставляет новые возможности для встраиваемых систем, дающая разработчикам гибкую платформудля новых решений в области традиционных ASIC и ASSP.

	ZYNQ-7000
	Название	Z-7010		Z-7020				Z-7030					Z-7045
	Кодовое обозначение	XC7Z010		XC7Z020				XC7Z030					XC7Z045
Микропроцессорная система	Процессорное ядро	Dual ARM® Cortex™-A9 MPCore™  with CoreSight™
	Расширения системы  команд	NEON™ & Single / Double Precision Floating Point
	Тактовая частота, max	800 MHz
	Кэш 1-го уровня	32 KB Instruction, 32 KB Data per processor
	Кэш 2-го уровня	512 KB
	Накристальная память	256 KB
	Поддержка внешней ОЗУ	DDR3, DDR2 LPDDR2
	Поддержка внешней статической  памяти	2x Quad-SPI, NAND, NOR
	DMA каналов	8 (4 dedicated to Programmable Logic)
	Периферия	2x USB 2.0 (OTG) w/DMA, 2x Tri-mode Gigabit Ethernet w/DMA , 2x SD/SDIO w/DMA, 2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO
	Защита	AES and SHA 256b for secure boot
	Мультиплексированные  БВВ под периферию и статическую  память	54
Поле ПЛИС	Эквивалентное семейство  ПЛИС	Artix-7			Artix-7		Kintex-7			Kintex-7
	Эквивалент логической емкости в ASIC вентилях	430K			1.3M		1.9M			5.2M
	Количество логических ячеек	28 160			85 120		125 760			349 760
	Количество триггеров  в КЛБ	35 200			106 400		157 200			437 200
	Количество блоков памяти BRAM	60			140		265			545
	Общая ёмкость BRAM, кбит	240			560		1 060			2 180
	DSP48E1	80			220		400			900
	PCI Express® блок	-			-		Gen2x4			Gen2x8
	Agile Mixed Signal / XADC	1			1		1			1
	Количество блоков конфигурации с AES/HMAC	1			1		1			1
Корпуса	Тип корпуса	CLG400	CLG484		CLG400	CLG484			FBG484			FBG676		FFG676		FBG676
	Размер (мм)	17x17	19x19		17x17	19x19			23x23			27x27		27x27		27x27
	Шаг (мм)	0.8	0.8		0.8	0.8			1.0			1.0		1.0		1.0
	Общее количество внешних  контактов микропроцессорной части	130	130		130	130			130			130		130		130
	Общее количество внешних контактов поля ПЛИС с поддержкой 1.2-3.3 В интерфейсов	100	100		120	200			100		100			100	100
	Общее количество внешних  контактов поля ПЛИС с поддержкой высокоскоростных 1.2-1.8 В интерфейсов	-	-		-	-			63		150			150	150
	Количество последовательных  приемопередатчиков	-	-		-	-			4		4			4	8
	Максимальная скорость передачи данных последовательных приемопередатчиков	-	-		-	-			6.6 Гб/с		6.6 Гб/с			12.5 Гб/с	6.6 Гб/с

Таблица 11.1 - Расширяемая  процессорная  платформа семейства Zynq-7000

В марте 2011года состоялся  выход версии саПр ISE 13.1фирмыXilinx, мирового лидера впроизводстве ПЛИс сархитектурой FPGA. в серии анонсов новых продуктов, в частности, была опубликована информация о ПЛИс семейства Zynq-7000, открывающих новый класс микросхемXilinx— FPGA с аппаратными ядрами процессора ARM. Заявленные характеристики этих микросхем исочетание ресурсов требуют переосмысления подходов

к проектированию процессорных систем на базе ПЛИс.

Рисунок 11.1 - Zynq-7000

Семейство позиционировано  как новый подкласс FPGA— расширяемая  процессорная платформа (Extensible Processor Platform, EPP). Основной особенностью этих ПЛИС является наличие на кристалле двухъядерного процессора ARM Cortex-A9, вокруг которого и предполагается построение системы. Наличие процессора с архитектурой, получившей широчайшее распространение в последнее время, позволяет разработчикам комбинировать методы проектирования из «обоих миров»— цифрового дизайна ипрограммирования встроенных систем. При этом становится возможным комбинировать сильные стороны обоих подходов, сочетая программную реализацию широко распространенных алгоритмов и протоколов, имеющих поддержку в виде библиотек исредств разработки, и аппаратное ускорение несложных операций с высокой степенью параллелизма, выполняемое на базе программируемых ресурсов FPGA.

Такой подход обеспечивает высокую гибкость в выборе методов  исредств разработки, при этом основа—  процессорное ядро— представляет собой  мощное решение, поддерживаемое многими  инструментами разработки иоперационными системами.Регулярное возобновление интере-са к встроенным системам на базе ПЛИС связано с постоянным повышением стоимости разработки заказных микросхем помере уменьшения технологических норм.

На рис. 1 показана зависимость  суммарной стоимости разработки заказной микросхемы от нормы технологического процесса.

рис. 1. Зависимость суммарной  стоимости разработки и требуемого объема продаж заказных микросхем от нормы На том же рисунке приведен требуемый для покрытия расходов наразработку объем продаж, в предположении, что из этой суммы должны быть скомпенсированы и расходы на производство, транспортировку, сопровождение, техническую поддержку ит.д.

Анализируя рис. 1, видим, что производство новых микросхем  становится оправданным только при  реализации продуктов, выпускаемых  массовым тиражом. Поэтому постоянно появляются рыночные ниши, для которых характерен небольшой тираж или регулярно меняющиеся технические требования, что снижает привлекательность разработки специализированных микросхем по сравнению с использованием FPGA.

На рис. 2 показана существующая тенденция к уменьшению числа проектов по разработке новых заказных микросхем.

рис. 2. Число новых  проектов по разработке заказных микросхем  в зависимости от года89

На рис.2также видно, что, несмотря на освоение новых технологических  норм, в том числе 32 и даже 22 нм, количество продуктов, проектируемых с применением этих норм, крайне мало. Свыше половины проектов базируются напроцессах с нормами 130нм и более, поскольку высокая стоимость производства с меньшими нормами заставляет производителей микросхем ориентироваться на более дешевые технологии. Исходя из этого, можно сделать вывод, что микросхемы, производимые с использованием современных технологических процессов, должны иметь настолько широкие возможности, чтобы обеспечить массовое применение, способное оправдать высокий уровень затрат на подготовку производства.

Примерами такой широко распространенной продукции являются процессорные ядра ARM.

11.2 Процессорное ядро ARM Cortex-A9

Новые ПЛИС содержат сдвоенное  ядро процессора ARM Cortex-A9 с памятью и набором периферии. Классификация процессорных ядер ARM приведена на рис. 3.

рис. 3. Классификация  процессорных ядер ARM

На нем видно, что  эти ядра отнесены разработчиком  к одной из трех групп — Classic, Embedded иApplication. При этом ядра группы Application можно встретить в таких устройствах, как мобильные телефоны, планшетные компьютеры, нетбуки, информационные системы и пр. Они способны обеспечить достаточно высокую производительность в задачах отображения информации, организации интерфейса с пользователем, поддержку разнообразных коммуникационных интерфейсов и устройств хранения данных. Немаловажным фактором является относительно низкое энергопотребление ядер ARM по сравнению с процессорами с архитектурой x86, также применяемыми в устройствах упомянутых типов. Размещение В ПЛИС двух ядер Cortex-A9 с тактовой частотой 800МГц позволяет, таким образом, разрабатывать устройства с развитым пользовательским интерфейсом и разнообразными периферийными компонентами, пользуясь при этом средствами разработки, поддерживающими архитектуру ARM.

Наличие втойже микросхеме программируемых ресурсов требует  скорректировать маршрут проектирования устройства, разделив его на проектирование программной и аппаратной составляющей, как это уже предлагалось для  систем набазе софт-процессора MicroBlaze.

В маршруте проектирования, показанном на рис.4, представлено независимое  протекание этих процессов, с добавлением  к ним части работы системного архитектора.