Разработка коммутатора

 

 

На адресные входы РЗУ подаются сигналы с мультиплексора адреса РЗУ. Так как сигналы с мультиплексора адреса РЗУ приходят с задержкой в 1 такт, то сигналы с параллельно-последовательного преобразователя, приходящие на информационные входы РЗУ, необходимо задержать на 1 такт. Информация, поступившая на входы данных регистра с параллельно-последовательного преобразователя, появится на его выходах с приходом фронта синхроимпульса на вход С, поэтому на вход синхронизации подается сигнал fт. Режим параллельной загрузки обеспечивается подачей на входы S0 и S1 уровня логической единицы. На входы DR и DL подается уровень логического нуля. Сигналы с выхода данных регистра подаются на вход данных РЗУ.

Таблица 11 – Порядок  записи в РЗУ с учетом задержки в 1 к.и.

N п/п	Nвх. к.и. Nтр.	сквозная		N п/п	Nвх. к.и. Nтр.	сквозная
9	0 к.и. 1 тр.	8		18	1 к.и. 2 тр.	17
10	0 к.и. 2 тр.	9		19	1 к.и. 3 тр.	18
11	0 к.и. 3 тр.	10		20	1 к.и. 4 тр.	19
12	0 к.и. 4 тр.	11		21	-	20
13	-	12		…	…	…
14	-	13		129	15 к.и 1 тр.	128
15	-	14		130	15 к.и 2 тр.	129
16	-	15		…	…	…
17	1 к.и. 1тр.	16		136	-	135

Запись информации в ячейки РЗУ  происходят по адресу со счетчика постоянно, но считываются не все ячейки, а  только те, в которых имеется информация 6-и входящих трактов. Таким образом, ячейки по сквозной нумерации 7,8  затем 15,16 и т.д. не будут считываться.

Сигнал записи WR и сигнал разрешения по выходу CEO подаются аналогично сигналам АЗУ; на вход CS1 подается уровень логической единицы, CS2 -логического нуля.

Информация с выходов данных РЗУ поступает на параллельно-последовательный преобразователь.

 

 

3.3 Мультиплексоры адреса АЗУ и РЗУ

   Мультиплексоры адреса  АЗУ и РЗУ построены на основе  микросхемы К155КП11. Так как каждый канал мультиплексора содержит только  4 информационных входа, то при построении мультиплексоров АЗУ и РЗУ необходимо использовать по 2 мультиплексора К155КП11. Назначение выводов и таблица истинности микросхемы К155КП11 приведены в таблицах 11 и 12.

Рисунок 7 – Микросхема К155КП11

Таблица 11 - Назначение выводов  микросхемы К155КП11

Выводы	Назначение	Обозначение
2, 3, 5, 6, 10,11, 13, 14	Информационные входы	DI00 - DI30 , DI01  - DI31
1	Вход выборки адреса	А
15	Вход стробирования	EO
4, 7, 9, 2	Информационные выходы	DO0  - DO3
8	Общий	0
16	Напряжение питания	Ucc

 

Таблица 12 -  Таблица истинности микросхемы К155КП11

S	A	DIi0	DIi1	DOi
1	X	X	X	Z
0	0	Данные в прямом коде	X	Данные в прямом коде
0	1	X	Данные в прямом коде	Данные в прямом коде

На единичные информационные входы мультиплексора адреса АЗУ  подаются  сигналы со счетчика, а  на нулевые – номер исходящего канала.  На адресный вход А подаются сигналы частотой отрицание f_T. На стробирующий вход S подается сигнал логического 0.

В режиме записи в АЗУ  мультиплексор пропускает номера исходящих  каналов, в режиме считывания  из АЗУ - со счетчика.

     На нулевые  информационные входы мультиплексора  адреса РЗУ подаются сигналы  со счетчика, а на единичные  - со стробирующего регистра после АЗУ. Так как сигналы со стробирующего регистра приходят с задержкой в 1 такт, то сигналы со счетчика тоже необходимо задержать на 1 такт. Задержку осуществляют на регистре задержки адреса, представляющем собой регистр К155ИР13, работающий в режиме параллельной загрузки. На адресный вход А подаются сигналы частотой f_T co счетчика. На стробирующий вход S подается сигнал логического 0.

 

  3.4 Счетчик

Счетчик представляет собой 2 соединенных четырехразрядных двоичных синхронных счетчика К555ИЕ10. Счетчик запускается положительным перепадом тактового импульса и имеет синхронную загрузку. Специально для синхронного каскадирования микросхема имеет два входа разрешения: СЕР (параллельный) и СЕТ (вспомогательный), а также выход TC (окончание счета). В применяемом двухкаскадном счетчике сигнал с выхода TC первого счетчика поступает на вход СЕТ второго счетчика, на вход С обоих счетчиков подается fт. Счетчик считает тактовые импульсы, если на обоих его входах СЕТ и СЕР напряжение высокого уровня. Вход СЕТ последующего счетчика получает разрешение счета в виде напряжения высокого уровня от выхода TC предыдущего счетчика. Счетчик потребляет от источника питания ток 32 мА. Максимальная тактовая частота счета 25 МГц. Время распространения сигнала от входа С до выхода TC составляет 27 нс.

 

 

 

 

Рисунок 7 – Условное обозначение счетчика на 2-х соединенных

микросхемах К555ИЕ10.

Таблица 12 – Назначение выводов микросхемы К555ИЕ10.

Выводы	Назначение	Обозначение
3,4,5,6	Входы предварительной установки	DI1 – DI4
9	Вход параллельной загрузки	PE
2	Вход синхронизации	C
7,10	Входы разрешения счета	CEP, CET
1	Вход сброса	SR
11,12,13,14	Счетные выходы	Q1, Q2, Q4, Q8
15	Выход окончания  счета	P
16	Питание	Ucc
8	Общий	0

 

 

 

 

 

 

Таблица 13 – Таблица истинности микросхемы К555ИЕ10.

Режим	Вход						Выход
		C	СЕР	СЕТ	РЕ	Dn	Qn	TC
Сброс	0	Х	Х	Х	Х	Х	0	0
Параллельная загрузка	1	­	Х	Х	0	0	0	0
	1	­	Х	Х	0	1	1	1
Счет	1	­	1	1	1	Х	Счет	1
Хранение	1	Х	0	Х	1	Х	Qn	1
	1	X	X	0	1	Х	Qn	1

 

Счетчик формирует сетку  частот для комбинационных схем и  адреса для АЗУ и РЗУ. На вход синхронизации С подается сигнал частотой с коэффициентом заполнения импульсов 1/2 , так как за длительность тактового интервала информационных сигналов нужно успевать записывать и считывать информацию с РЗУ и АЗУ. На вход параллельной загрузки PE подается уровень логической единицы, а на входы предварительной установки DI1 - DI4 - логического нуля. Счетчик запускается положительным перепадом тактового импульса, подаваемым на вход синхронизации С при наличии на входах разрешения счета CEP и CЕT напряжения высокого уровня.

3.5 Параллельно-последовательный преобразователь

Параллельно - последовательный преобразователь предназначен для  преобразования внутренней информации коммутатора, представленной в параллельной форме в последовательную форму  для передачи в исходящие ИКМ  тракты.

Элементная база и принцип  действия параллельно-последовательного  преобразователя аналогичны последовательно-параллельному  преобразователю (рисунок 3).

 

 

 

 

 

 

 

4. Расчет блокировок коммутационного поля в режиме индивидуального искания

Режим индивидуального искания (ИИ) характеризуется соединением конкретного  канала с конкретным трактом. Необходимо рассчитать блокировки данного коммутационного  поля в режиме ИИ. Для расчета  блокировок КП используется метод вероятностных  графов или метод Ли. Идея метода, предложенная Ли, состоит в том, что в качестве оценки вероятности блокировки коммутационного поля используется вероятность отсутствия свободного соединительного пути в графе, представляющем все возможные пути между каким-либо входом и некоторым выходом коммутационной схемы. Вершины такого графа изображают коммутаторы, а ребра – промежуточные линии или каналы уплотненных промежуточных линий коммутационного поля.

                n=8    m=8                       m=7   m=7                                  n=8

 

                    

 

Рисунок 9 – Вероятностный  граф трехзвенного КП на основе коммутатора 8х7

        Метод  основан на двух упрощающих  предположениях: 1) независимости вероятностей  занятия промежуточных линий  или  каналов и 2) равновероятного  занятия промежуточных линий,  что характерно для коммутационных  полей большой емкости, построенных  на коммутаторах цифровых уплотненных трактов

Строим граф для любых 2-х точек

Строим граф для любых 2-х точек

 

 

 

 

 

 

 

 

 

Рисунок 9 – Вероятностный  граф коммутационного поля

Найдем коэффициент концентрации коммутатора 8x7 по формуле:

(3)

где S – связность, число информационных каналов одного тракта

Для ИКМ-30  

 

Найдем вероятность того, что канал занят по формуле:

(4)