Автор работы: Пользователь скрыл имя, 10 Февраля 2013 в 20:58, курсовая работа
Теория дискретных устройств – сравнительно молодая и быстроразвивающаяся отрасль науки. Её появление в 30-х годах двадцатого столетия связанно с усложнением и совершенствованием релейных систем управления, когда возникла необходимость в их математическом описании. Основы теории ДУ начали закладываться в 1938 – 1940 гг., когда учёные СССР, США, Японии доказали применимость булевой алгебры логики при анализе и синтезе контактных схем. Применение аппарата алгебры логики при решении задач дискретной техники получило существенное развитие в трудах многих учёных. Создание ЭВМ внесло большой вклад в развитие теории ДУ. На сегодняшний день, зачастую, без использования ЭВМ невозможно решать те или иные практические задачи, связанные с анализом, разработкой и усовершенствованием дискретных устройств.
Оглавление 2
Введение 3
Синтез дискретных устройств 4
Цель работы: 4
Структура и алгоритм функционирования проектируемого дискретного устройства 4
Логическое проектирование дешифраторов 5
Принципиальная схема дешифратора для индикатора “A” 6
Принципиальная схема дешифратора для индикатора “B” 7
Синтез счётной схемы 8
Принципиальная схема счетчика 10
Временная диаграмма работы счетной схемы 10
Делитель частоты 11
Временная диаграмма делителя на десять 11
Принципиальная схема делителя частоты на десять 11
Временная диаграмма делителя на 31 12
Принципиальная схема делителя частоты на 31 12
Принципиальную схема делителя частоты на :3100 на микросхемах К176ИЕ2 13
Построение принципиальной схемы проектируемого устройства 14
Расчет мультивибратора 15
Расчет сопротивлений 15
Общая схема синтезируемого ДУ 16
Печатная плата синтезируемого ДУ 17
Вид с верху 17
Вид с низу 17
Заключение 18
Список используемой литературы 19
Министерство транспорта Российской Федерации Федеральное Агентство Железнодорожного Транспорта ГОУ ВПО Дальневосточный Государственный Университет Путей Сообщения Институт Управления
Автоматизации и
Кафедра: “Автоматика и телемеханика”
КУРСОВАЯ РАБОТА
на тему: ПРОЕКТИРОВАНИЕ ДИСКРЕТНЫХ УСТРОЙСТВ
КР 190402 031 228
Хабаровск 2007 г. |
Оглавление
Теория дискретных устройств – наука, изучающая способы описания и преобразования структурных элементов. Предметом данной науки является математический аппарат алгебры логики, способы задания и реализации функций алгебры логики, методы, используемые при преобразовании логических структур комбинационных систем и конечных автоматов.
Теория дискретных устройств
– сравнительно молодая и быстроразвивающаяся
отрасль науки. Её появление в
30-х годах двадцатого столетия связанно
с усложнением и
Устройства железнодорожной
автоматики, телемеханики и связи
в основном относятся к классу
дискретных устройств. Увеличение пропускной
и провозной способности
Цель работы: Изучение методов, используемых при анализе и логическом проектировании дискретных устройств.
В данной курсовой работе требуется произвести синтез дискретного устройства (ДУ), представленного ниже:
Устройство состоит из генератора тактовых импульсов (ГТИ), делителя частоты, счётной схемы, двух дешифраторов и элементов индикации. Частота вырабатываемых генератором импульсов, уменьшается делителем до 0,1 Гц. Счётная схема, в зависимости от числа поступающих на её вход импульсов, устанавливается в одно из устойчивых состояний, соответствующих определённым комбинациям кода. Каждая кодовая комбинация, отображается на индикаторах соответствующим ей шестнадцатеричным числом.
Частота вырабатываемых генератором тактовых импульсов f = 310 Гц. Счётная схема имеет 8 устойчивых состояний: 22, 19, 16, 13, 10, 7, 4, 1. Используемая для построения ДУ элементная база: "ИЛИ - НЕ". Серия используемых логических элементов: 176. Десятичный эквивалент в счётной схеме кодируется кодом 8421.
В синтезируемом ДУ дешифратор расшифровывает
значение выдаваемой в каждом состоянии
счётной схемы кодовой
Составим таблицу соответствия кодовых комбинаций на выходе счётной схемы и входах дешифраторов:
№ |
Сохр. в сч. сх. кодовая комбинация |
10 |
16 |
Индикатор |
Значение функции | ||||||||||||||||||
Индикатор A |
Индикатор B | ||||||||||||||||||||||
Q5 |
Q4 |
Q3 |
Q2 |
Q1 |
A |
B |
f1 |
f2 |
f3 |
f4 |
f5 |
f6 |
f7 |
f1 |
f2 |
f3 |
f4 |
f5 |
f6 |
f7 | |||
1 |
1 |
0 |
1 |
1 |
0 |
22 |
16 |
1 |
6 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
2 |
1 |
0 |
0 |
1 |
1 |
19 |
13 |
1 |
3 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
3 |
1 |
0 |
0 |
0 |
0 |
16 |
10 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
4 |
0 |
1 |
1 |
0 |
1 |
13 |
d |
0 |
d |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
5 |
0 |
1 |
0 |
1 |
0 |
10 |
A |
0 |
A |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
6 |
0 |
0 |
1 |
1 |
1 |
7 |
7 |
0 |
7 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
7 |
0 |
0 |
1 |
0 |
0 |
4 |
4 |
0 |
4 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
8 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
Как видно из таблицы, для идентификации состояния счетной схемы дешифратором, соединенным с индикатором “B” младшего разряда, достаточно использовать выходы Q1 – Q3. . Для дешифратора, подключенного к индикатору “A” старшего разряда, комбинация на выходе полностью определяется значением выхода Q5 счетной схемы.
Синтез дешифраторов проведём с использованием карт Карно (только для индикатора “B”).
Для дешифратора индикатора “A” будем иметь следующие функции:
Для дешифратора индикатора “B” будем иметь следующие функции:
Переведем ФАЛ из базиса “ИЛИ” в базис “ИЛИ-НЕ” используя закон двойного отрицания и закон двойственности.
Для индикатора “B”
Счётная схема предназначена для хранения числа и изменения его под воздействием входных сигналов на заданную константу (k = 2). Счётные схемы разделяют на синхронные и асинхронные. У синхронных схем управляющие сигналы поступают на все синхронизирующие входы одновременно. У асинхронных счётных схем синхронизирующие сигналы поступают на синхро-входы триггеров не одновременно.
Матрица переходов для JK – триггера
Переход |
Функции возбуждения | |
J |
K | |
0 - 0 |
0 |
X |
0 - 1 |
1 |
X |
1 - 0 |
X |
1 |
1 - 1 |
X |
0 |
Для синтеза счётной схемы используем универсальные двухтактные JK – триггеры. Для определения функций возбуждения триггеров составляем кодировочную таблицу переходов:
№ |
t |
t + 1 |
T4 |
T3 |
T2 |
T1 | ||||||||||
Q5 |
Q3 |
Q2 |
Q1 |
Q5 |
Q3 |
Q2 |
Q1 |
J5 |
K5 |
J3 |
K3 |
J2 |
K2 |
J1 |
K1 | |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
X |
0 |
X |
1 |
X |
0 |
1 |
X |
2 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
X |
0 |
0 |
X |
X |
1 |
X |
1 |
3 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
X |
0 |
X |
1 |
X |
4 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
X |
X |
1 |
1 |
X |
X |
1 |
5 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
X |
1 |
X |
X |
0 |
1 |
X |
6 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
X |
X |
0 |
X |
1 |
X |
1 |
7 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
X |
X |
1 |
0 |
X |
1 |
X |
8 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
X |
1 |
X |
1 |
X |
X |
1 |
Для нахождения функций возбуждения каждого триггера воспользуемся методом карт Карно:
Переведем ФАЛ из базиса
“ИЛИ” в базис “ИЛИ-НЕ”
Cчётная схема и временная диаграмма, полученная на основе минимизированных функций возбуждения каждого триггера представлена ниже.
Нужно преобразовать синхроимпульсы частотой 310 Гц с выхода мультивибратора в импульсы частотой 0,1 Гц то коэффициент деления делителя частоты n = 3100. Для этого будем использовать каскадное соединение делителей с коэффициентами (:31 :10 :10).
Для построения счетчика на :10 будем использовать по следованное соединение 4 триггеров типа JK с выделением 10 комбинации.
Как видно из временной диаграммы триггеры нужно обнулить на одиннадцатом такте (обнулять будем только 2 и 4 триггера т.к. 1 и 3 уже установлены в ноль).
Для построения счетчика на :31 будем использовать по следованное соединение 5 триггеров типа JK с выделением 31 комбинации.
На принципиальной схеме в качестве делителя на :31 и :10 воспользуемся пятиразрядным счетчиком К176ИЕ2, который может работать как двоичный так и десятичный.
Микросхема К176ИЕ2 – пятиразрядный счетчик, который может работать как двоичный в коде 1 – 2 – 4 – 8 – 16 при уровне лог. 1 на управляющем входе A или как декада с подключенным к выходу декады триггером при лог. 0 на входе А. Во втором случае код работы триггеров счетчика 1 – 2 – 4 – 8 – 10.
Вход R служит для установки триггеров счетчика в 0 подачей на этот вход уровня лог. 1. Первые четыре триггера счетчика могут быть установлены в единичное состояние подачей уровней лог. 1 на входы SI – S8. Входы S1 – S8 являются преобладающими над входом R.
При подаче на вход СР импульсов
положительной полярности на входе
CN должна быть лог. 1, при подаче на вход
CN импульсов отрицательной
Объединим все ранее синтезируемые устройства в одну общую схему. Т.к. в 176 серии нет элемента “8ИЛИ-НЕ” то будем использовать схему замещения представленную ниже:
Схема замещения элемента “5ИЛИ-НЕ”
В качестве семи сегментного индикатора будем использовать АЛС321А (с общим катодом) у которого постоянное прямое напряжение при Iпр = 20 мА, не более 3,6 В. Сегмент “H” использовать не будем т.к точка не используется.
К176ПУ2 – 6 элементов “ИЛИ-НЕ”
К176ЛЕ5 – 4 элемента “2ИЛИ-НЕ”
К176ЛЕ10 – 3 элемента “3ИЛИ-НЕ”
К176ЛЕ6 – 2 элемента “4ИЛИ-НЕ”
К176ТВ1 – 2 элемента “JK”
K176ИЕ2 – пяти разрядный счетчик
Напряжения питания всех микросхем Uи.п. = 9 В.
Выводы: К176ИЕ2, К176ПУ2, К176ТВ1 – общий 8, Uи.п – 16
К176ЛЕ5, К176ЛЕ10, К176ЛЕ6 - общий 7, Uи.п – 14
Входное напряжение со всех микросхем не более Uвх0 = 0,3 В
Выходное напряжение со всех микросхем не менее Uвых1 = 8,2 В
При выполнении данной курсовой работы мы освоили основные методы минимизации схем. Также научился проектировать дискретные устройства на интегральных микросхемах и реализовывать их на печатных платах.
В основе многих устройств, широко используемых в настоящее время лежат методы синтеза рассмотренные в данной курсовой работе.