Лекции по «Проектированию и программированию микропроцессорных систем управления»

Этап оформления технической  документации готовится на протяжении всей разработки. На данном этапе все разделы технической документации оформляются и собираются. Содержание технической документации определяется техническим заданием.

 

 

 

6. Описание микроконтроллера C8051F310/311

В приводимом ниже описании специально сохранены нумерации глав, разделов и рисунков с тем, чтобы текст перевода максимально соответствовал исходному документу [1] и пользователь мог проверить достоверность приводимых сведений.

 

1.Краткий обзор

Микроконтроллеры (МК) C8051F31x представляют собой полностью интегрированные на одном кристалле системы для обработки смешанных (аналого-цифровых) сигналов. Отличительные особенности данного семейства МК перечислены ниже. Сравнительная характеристика МК приведена в таблице 1.1.

- Высокопроизводительное микропроцессорное ядро CIP-51 с конвейерной архитектурой, совместимое со стандартом 8051 (максимальная производительность – до 25 MIPS).

- Встроенные средства отладки,  обеспечивающие внутрисистемную,  «неразрушающую» отладку в режиме  реального времени.

- 10-разрядный 16-канальный АЦП  (макс. производительность – 200 тыс.  преобразований в секунду) с  аналоговым мультиплексором, поддерживающий  однофазный и дифференциальный  режимы работы.

- Прецизионный программируемый  внутренний генератор 25 МГц.

- До 16 Кб встроенной Flash-памяти – 1024 байта зарезервированы.

- 1280 байта встроенного ОЗУ.

- Аппаратно реализованные последовательные  интерфейсы SMBus/I2C, расширенный SPI  и расширенный UART.

- Четыре 16-разрядных таймера общего  назначения.

- Программируемый массив счетчиков/таймеров (ПМС) с пятью модулями захвата/

    сравнения и функцией  сторожевого таймера.

- Встроенные схема сброса по  включению питания, монитор питания  и датчик температуры.

- Два встроенных компаратора  напряжения.

- 29/25 портов ввода/вывода (совместимые с 5В логикой).

 

Все МК семейства C8051F31x имеют встроенные схему сброса по включению питания, монитор питания, сторожевой таймер, тактовый генератор и представляют собой, таким образом, функционально- законченную систему на кристалле. Имеется возможность внутрисхемного перепрограммирования Flash- памяти, что обеспечивает долговременное (энергонезависимое) хранение данных, а также позволяет осуществлять обновление программного обеспечения в готовых изделиях. Программа пользователя может полностью управлять всеми периферийными модулями, а также может отключать их индивидуально или все сразу с целью уменьшения энергопотребления.

Встроенный двухпроводный Silicon Labs 2-Wire Development Interface (интерфейс С2) позволяет  производить «неразрушающую» (не используются внутренние ресурсы) внутрисхемную отладку в режиме реального времени, используя МК, установленный в конечное изделие. Встроенные средства отладки обеспечивают проверку и модификацию памяти и регистров, расстановку точек останова, пошаговое выполнение программы, а также поддерживают команды запуска и остановки. В процессе отладки с использованием интерфейса С2 все аналоговые и цифровые периферийные модули полностью сохраняют свою работоспособность. Два вывода интерфейса С2 могут использоваться для других пользовательских функций, что позволяет осуществлять внутрисистемную отладку, не занимая для этого отдельные выводы корпуса.

Каждый МК предназначен для работы в промышленном температурном диапазоне (– 40…+ 85 .С) при напряжении питания 2,7В…3,6В (25 MIPS) На порты ввода/вывода и вывод /RST могут быть поданы входные сигналы напряжением до 5В. МК C8051F310 выпускаются в 32-выводных корпусах типа LQFP; МК C8051F311 выпускаются в 28-выводных корпусах типа QFN (обозначаемые также как MLP или MLF). Все корпуса соответствуют требованиям по RoHS-совместимости (Lead-Free).

Обозначения различных модификаций  МК приведены в таблице 1.1. На рисунках 1.1 – 1.3 приведены структурные схемы.

Таблица 1.1. Сравнительная  характеристика микроконтроллеров

 

Рисунок 1.1. Структурная  схема C8051F310

 

 

Рисунок 1.2. Структурная  схема C8051F310

 

1.1. Процессорное ядро CIP-51ТМ

1.1.1. Полностью 8051-совместимая  система команд

МК семейства C8051F33x используют разработанное  фирмой Silicon Laboratories процессорное ядро CIP- 51, которое по системе команд полностью совместимо с ядром MCS-51TM. Для разработки программного обеспечения могут использоваться стандартные 803x/805x ассемблеры и компиляторы. МК семейства C8051F33x содержат всю периферию, соответствующую стандарту 8052, включая четыре 16-разрядных таймера/счетчика, полнодуплексный UART с усовершенствованным генератором скорости передачи данных, расширенный SPI-интерфейс, 1024 байта внутреннего ОЗУ, 128 байт адресного пространства регистров специального назначения (SFR-регистров), а также до 39 внешних портов ввода/вывода.

1.1.2. Улучшенная производительность

CIP-51 использует конвейерную архитектуру,  что существенно повышает скорость  выполнения команд по сравнению  со стандартной архитектурой 8051. В МК с архитектурой 8051 все команды, кроме MUL и DIV, исполняются за 12 или 24 системных тактовых цикла при максимальной тактовой частоте 12…24 МГц. МК с ядром CIP-51 исполняют 70% своих команд за один или два системных тактовых цикла, и лишь четыре команды требуют более четырех системных тактовых циклов. Система команд CIP-51 состоит из 109 команд. В приведенной ниже таблице все команды сгруппированы по числу тактовых циклов, требуемых для их выполнения:

 

При работе на тактовой частоте 25 МГц  производительность ядра CIP-51 может достигать 25 MIPS (миллионов инструкций в секунду). На рисунке 1.4 показана пиковая производительность различных 8-разрядных микроконтроллерных ядер, работающих на максимально возможных для них частотах.

 

Рисунок 1.4. Максимальная производительность различных микроконтроллеров

В МК семейства C8051F31x ядро CIP-51 и периферийные модули имеют ряд важных особенностей, которые позволяют улучшить общую  производительность и упростить  использование МК в конечных приложениях.

Развитая система прерываний поддерживает 16 источников прерываний (для сравнения: стандартный 8051-совместимый МК имеет 7 источников прерываний), позволяя всем аналоговым и цифровым периферийным модулям функционировать независимо от процессорного ядра и прерывать работу МК только при необходимости. Управляемые прерываниями системы требуют меньшего вмешательства со стороны процессорного ядра, что делает их более эффективными и производительными. Дополнительные источники прерываний очень полезны при построении многозадачных систем, а также систем, работающих в режиме реального времени.

Имеется восемь источников сброса: схема  сброса по включению питания (POR), встроенный монитор питания (вызывает сброс  МК, если напряжение питания опускается ниже уровня VRST, значение которого приведено в таблице 12.1 на стр.139), сторожевой таймер, детектор исчезновения тактирования, компаратор CP0, принудительный программный сброс, внешний вывод сброса и схема защиты от некорректного обращения к Flash-памяти. Любой источник сброса, за исключением POR, внешнего вывода сброса и сброса от ошибки обращения к Flash-памяти, может быть отключен пользователем программно. После сброса типа POR в процессе инициализации МК сторожевой таймер можно программно включить и заблокировать во включенном состоянии (до следующего сброса).

Внутренний генератор калибруется  в процессе изготовления с точностью 24.5МГц ± 2%. Период этого внутреннего  генератора пользователь может программировать  с шагом ~0.5%. Кроме того, МК C8051F31x содержат схему возбуждения внешнего генератора, которая позволяет использовать для генерации системного тактового сигнала внешний кварцевый или керамический резонатор, конденсатор, RC-цепочку или КМОП источник импульсов. При необходимости можно «на лету» переключать тактирование МК между  внутренним и внешним генераторами. В приложениях с пониженным энергопотреблением особенно эффективным может быть режим работы МК с тактированием от медленного и экономичного внешнего генератора с периодическим переключением по мере необходимости на быстрый (до 25 МГц) внутренний генератор.

 

 

 

Рисунок 1.5. Структурная  схема модуля тактирования и сброса

1.2. Встроенная память

CIP-51 имеет стандартную (8051) структуру  адресного пространства памяти  программ и данных. В состав  памяти входит ОЗУ данных объемом  256 байт, старшие 128 байт которого имеют двойную конфигурацию. В режиме косвенной адресации осуществляется доступ к старшим 128 байтам ОЗУ общего назначения, а в режиме прямой адресации осуществляется доступ к 128 байтам адресного пространства регистров специального назначения (SFR). Младшие 128 байт ОЗУ доступны как для прямой, так и для косвенной адресации. Из них первые 32 байта адресуются как четыре банка регистров общего назначения, а следующие 16 байт могут адресоваться как побайтно, так и побитно.

МК C8051F31x содержат 16 Кб встроенной Flash-памяти. Эта память может перепрограммироваться внутрисистемно секторами по 512 байт, не требуя при этом специального внешнего напряжения программирования. Карта распределения памяти в МК C8051F31x приведена на рисунке 1.6.

 

Рисунок 1.6. Карта распределения  встроенной памяти

ПАМЯТЬ ПРОГРАММ/ДАННЫХ

(FLASH)      ПАМЯТЬ ДАННЫХ (ОЗУ)

          

1.3. Встроенные средства  отладки

МК семейства C8051F31x имеют встроенный двухпроводный Silicon Labs 2-Wire Development Interface (интерфейс С2), который позволяет производить «неразрушающую» внутрисхемную отладку в режиме реального времени, используя МК, установленные в конечное изделие.

Средства отладки Silicon Labs’ обеспечивают проверку и модификацию памяти и  регистров, расстановку точек останова, а также пошаговое выполнение программы. При этом не требуется никаких специальных дополнительных ОЗУ, памяти программ, таймеров или каналов связи. Во время отладки все цифровые и аналоговые периферийные модули не отключаются и работают корректно. При остановке МК в точке останова или при пошаговой отладке работа всех периферийных модулей (кроме АЦП и SMBus) блокируется, что необходимо для удержания их в режиме синхронизации с выполнением команд.

Комплект средств разработки C8051F310DK содержит все аппаратные и программные средства, необходимые для разработки программного кода и выполнения внутрисхемной отладки систем на основе МК C8051F31x. Этот комплект включает в себя программный пакет с интегрированной средой разработки и отладчиком, интегрированный ассемблер 8051, а также специальный адаптер для интерфейса С2. Кроме этого, имеются демонстрационная плата с установленным МК и свободным местом для макетирования, все необходимые кабели и блок питания в отдельном корпусе. Для работы необходим компьютер с ОС Windows 98

SE или более поздней.

По сравнению со стандартными симуляторами интерфейс Silicon Labs IDE обеспечивает следующие  преимущества при разработке и отладке:

- не требуется отладочный кристалл;

- не используются специализированные кабели;

- не требуется использовать  разъем для установки МК на  плату.

Предлагаемый Silicon Labs’ способ отладки  обеспечивает удобство работы с прецизионными  аналоговыми периферийными модулями и при этом не ухудшает их производительности.

Рисунок 1.7. Модель внутрисистемной отладки/разработки

 

1.4. Программируемые порты  ввода/вывода и коммутирующая  матрица

МК семейства C8051F31x имеют до 29 внешних  линий ввода/вывода, которые функционируют  как стандартные порты архитектуры 8051 с некоторыми дополнительными возможностями. Каждый вывод порта можно настроить как аналоговый вход или цифровой вход/выход. Выводы, настроенные как цифровые выходы, можно, кроме того, настроить как обычные цифровые выходы, или как выходы с открытым стоком. Также допускается глобальное отключение слаботоковых подтягивающих резисторов (которые в типичных МК с архитектурой 8051 включены постоянно), что позволяет несколько уменьшить энергопотребление.

Цифровая матрица позволяет  необходимым образом соединять  внутренние цифровые системные ресурсы с внешними выводами портов (см. рисунок 1.8). Настраивая нужным образом регистры управления матрицей, на выводы портов можно развести сигналы внутренних таймеров/счетчиков, последовательных интерфейсов, аппаратные прерывания, выход компаратора и другие цифровые сигналы. Это позволяет пользователю выбрать точную комбинацию связей между внешними выводами портов ввода/вывода общего назначения и системными ресурсами, необходимую для каждого конкретного приложения.

 

Рисунок 1.8. Структурная  схема цифровой матрицы (порты P0 – P3)

 

1.5. Последовательные  порты

МК семейства C8051F31x содержат интерфейс SMBus/I2C, полнодуплексный UART с расширенными возможностями генерации скорости передачи данных и расширенный SPI (Enhanced SPI). Каждый из этих интерфейсов полностью реализован на аппаратном уровне и широко использует прерывания, требуя лишь незначительного вмешательства со стороны CPU.

 

 

 

1.6. Программируемый массив  счетчиков (ПМС)

МК семейства C8051F31x кроме четырех 16-разрядных таймеров/счетчиков общего назначения имеют еще внутренний программируемый массив счетчиков (ПМС). ПМС состоит из отдельного 16-разрядного таймера/счетчика и шести программируемых модулей захвата/сравнения. В качестве тактового сигнала таймера/счетчика ПМС может использоваться один из шести сигналов: