Разработать архитектуру вычислительного средства, его временные диаграммы, принцип действия и выполнить их в программной среде OR CAD для р

Сумматоры параллельного  действия строятся путем объединения нескольких последовательных сумматоров. Их количество определяет разрядность параллельного сумматора.

Рис 2.1.4 Четырехразрядный параллельный сумматор

Временные диаграммы четырехразрядного  сумматора представлены на рис 2.1.5

Рис 2.1.5 Временные диаграммы  сумматора

 

 

 

Заданную функцию Y=(X1 + X2) v (X3+X4) , необходимо реализовать с помощью логических элементов «И», «ИЛИ», «НЕ» на основе параллельного восьмиразрядного сумматора. На входы Х1, Х2, Х3, Х4 подаются с параллельной подачей сигналы, в результате чего на выходе Y выдается требуемый результат. В ходе работы  была   разработана следующая схема операционного блока (ОБ).

  

2.2. Схема и работа  ОБ и использование результата  для кодирования операндов Х2 и Х3

В данной курсовой работе необходимо выполнить кодирования операндов Х2 и Х3.

Шифраторы – устройства предназначенные  для преобразования десятичной информации в двоичную.

Рассмотрим работу восмиразрядного  шифратора.  Х2 = 66, Х3 = 00,. Так как этим шестнадцатеричным числам соответствуют двоичные коды 66₁₆ = 01100110₂, 00₁₆ = 00000000₂, то согласно разрядности на шинах 2⁰ … 2⁷ должны быть высокие уровни для «1» и низкие уровни для «0». Чтобы получить высокие уровни между контактными и разрядными шинами 2⁰, 2¹, 2², 2³, 2⁴, 2⁵, 2⁶, 2⁷ включают диоды. Так, для числа Х2 при замыкании ключа S2 и ток , протекая через VD1,VD2,VD3 и VD4 и их резисторы от источника питания, создаст на R1, R2, R5 и R6 высокие уровни. На шинах 2¹, 2²,2⁵, 2⁶ будут «1», а на 2⁰, 2³,2⁴, 2⁷ – «0».

Кодирования операндов создается с помощью диодов, резисторов и ключей. На рис.2.2.1 показана схема кодирования операндов Х2 и Х3.

 Обозначение диода на схеме:             

 

 Обозначение резистора на схемах:

 Обозначение ключа на схемах:

 

     Рис. 2.2.1 Схема восмиразрядного  шифратора операндов Х2 и Х3

 

                              

Временные диаграммы данной схемы  показаны на рис.2.2.2.

 

 

Рис. 2.2.2. Временные диаграммы кодирования операндов Х2 и Х3

 

2.3.Составление временных диаграмм  работы ОБ

 

Для составление временных диаграмм работы ОБ необходимо перевести заданные значения для  X1, X2, X3, X4 из шестнадцатеричной в двоичную систему счисления.

X1=CD₁₆ =11001101₂;

X2=66₁₆ =01100110₂ ;

X3=00₁₆ =00000000₂;

X4=11₁₆=00010001_2.

Затем подать двоичные сигналы на соответствующие  им входы и получить результат  на выходе.

Опишем алгоритм работы схемы операционного блока для выполнения операций  Y=(X1+X2) - (X3 v X4).  На входы X1, X2, X3, X4 подаются двоичные сигналы. Сначала вычисляется значение, стоящее в первой скобке, для этого согласно заданной формуле, складываются  значения X1 и X2, а результат сложения инвертируется на противоположный, тем самым получается промежуточный результат Y1. Затем суммируются значения X3 и X4- получаем следующий промежуточный результат Y2. Следующим шагом будет логическая операция «ИЛИ» над Y1 и Y2- получаем результат Y.

Далее составим временные диаграммы работы схемы, которые будут содержать результат выполнения операций над всеми разрядами четырёх чисел.

 

 

 

 

 

 

 

Рис. 2.3.1. Временные диаграммы  работы ОБ

3. Технология программирования

3.1 Алгоритм поиска  неисправностей

Неисправности в данном ОБ могут возникнуть в случае неправильной работы как инвертора, так и логического элемента «ИЛИ». Для того чтобы, исключить возможную ошибку в работе необходимо создать алгоритм поиска неисправности на определенном участке схемы. Заданный участок схемы охватывает работу четырех базовых логических элементов. Алгоритм поиска неисправности показан на рис.3.1.1. Сравним полученные результаты на определенном участке схемы с результатами, полученными в программной среде OR CAD.

 

Рис. 3.1.1.  Алгоритм поиска неисправности

Принцип работы алгоритма поиска неисправности на заданном участке, состоит в следующем: при подаче на входы X11,X21,X31,X41  логической единицы, мы  при прохождении определенного этапа решения задачи должны сравнивать полученный результат, в случае верного ответа, переходим на следующий этап решения задачи, в случае отрицательно ответа, делаем замену результата на противоположный и возвращаемся в начало нашего алгоритма. Составим  алгоритм поиска неисправности в  виде блок-схемы (рис.3.1.2).

 

 

 

 

 

3.2 Программное моделирование  схемы ОБ и ее временных  диаграмм в программной среде OR CAD

 

Схема, созданная в программной  среде OR CAD, реализовывающая функцию Y=(X1+X2) - (X3 v X4), представлена на рис.3.2.1.

 

Рис.3.2.1 Смоделированная  схема в программной среде OR CAD

 

 

 

 

 

На рисунке 3.2.2 изображены временные диаграммы, для данной схемы.

 

 

Рис.3.2.2  Временные  диаграммы для смоделированной  схемы

Заключение

В данной курсовой работе были рассмотрены некоторые теоретические вопросы, касающиеся истории развития сети интернет,  устройство и назначение демультиплексора, а так же применены все теоретические и практические навыки работы в программной среде OrCAD,составления временных диаграмм и алгаритма поиска неисправностей на каком либо фрагменте схемы. В ходе работы были использованны знания в области арифметических и логических принципов работы вычислительной техники.

Была проведена  работа по состовлению функциональной схемы операционного блока и построение временных диаграмм в среде OrCAD.

Исходя из идентичности схемы операцонного блока, построенного без помощи САПР и с  его помощью, можно сказать что OrCAD является достаточно хорошим программным пакетом для автоматизации проектирования печатных плат, несмотря на все его недостатки.

 

 

 

 

 

 

 

 

 

 

 

 

Список литературы

 

1. С. Карпенко. Internet в вопросах и ответах – Спб, 1998. – 464 с.

2.  С.А. Бирюков «Цифровые устройства на интегральный микросхемах» М. 1991 г.

3. Степанов А.Н. Информатика: Учебник для вузов. 4-е изд.– СПб.: Питер, 2005. – 684 с.

4. Цилькер Б.Я., Орлов С.А. Организация  ЭВМ и систем: Учебник для вузов.  – СПб.: Питер, 2006 – 668 с.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Приложения

 

 

 

 

 

 

 

 

 

 

 

 

Приложение1

Смоделированная  схема в программной среде OR CAD

Приложение2

Временные диаграммы для смоделированной  схемы