Проектирование процессора ЭВМ с архитектурой IA-32

Устройство управления преобразует  сигналы на входах выбора микрокоманды I8 - I0 во внутренние управляющие сигналы I₀* - I_n*.

Графическое изображение  МПС К1804ВС1 представлено на рисунке 22.

 

Рисунок 22 – Графическое изображение МПС К1804ВС1

Таблица 4 – назначение выводов микросхемы К1804ВС1

Вывод	Обозначение	Тип вывода	Функциональное назначение вывода
1	А3	Вход	Адрес, 3-й разряд
2	А2	Вход	Адрес, 2-й разряд
3	А1	Вход	Адрес, 1-й разряд
4	А0	Вход	Адрес, 0-й разряд
5	I6	Вход	Выбор приемника, 6-й разряд
6	I8	Вход	Выбор приемника, 8-й разряд
7	I7	Вход	Выбор приемника, 7-й разряд
8	PR3	Вход/выход	Двунаправленный вывод сдвига старшего разряда РЗУ
9	PR0	Вход/выход	Двунаправленный вывод сдвига младшего разряда РЗУ
10	Ucc	–	Напряжение питания
11	Z	Выход	Признак нулевого результата АЛУ
12	I0	Вход	Выбор источника, 0-й разряд
13	I1	Вход	Выбор источника, 1-й разряд
14	I2	Вход	Выбор источника, 2-й разряд
15	T	Вход	Тактовый сигнал
16	PQ3	Вход/выход	Двунаправленный вывод сдвига старшего разряда регистра Q
17	B0	Вход	Адрес, 0-й разряд
18	B1	Вход	Адрес, 1-й разряд
19	B2	Вход	Адрес, 2-й разряд
20	B3	Вход	Адрес, 3-й разряд

 

Таблица 4 – назначение выводов  микросхемы К1804ВС1 (продолжение)

21	PQ0	Вход/выход	Двунаправленный вывод сдвига младшего разряда регистра Q
22	D3	Вход	Данные, 3-й разряд
23	D2	Вход	Данные, 2-й разряд
24	D1	Вход	Данные, 1-й разряд
25	D0	Вход	Данные, 0-й разряд
26	I3	Вход	Выбор функции, 3-й разряд
27	I5	Вход	Выбор функции, 5-й разряд
28	I4	Вход	Выбор функции, 4-й разряд
29	CO	Вход	Перенос в АЛУ
30	GND	–	Общий
31	F3	Выход	Старший разряд результата АЛУ
32	G	Выход	Генерация переноса АЛУ
33	C4	Выход	Последовательный перенос  АЛУ
34	OVR	Выход	Переполнение АЛУ
35	P	Выход	Распространение переноса АЛУ
36	Y0	Выход	Данные, 0-й разряд
37	Y1	Выход	Данные, 1-й разряд
38	Y2	Выход	Данные, 2-й разряд
39	Y3	Выход	Данные, 3-й разряд
40	OE	Вход	Разрешение выходов

Микросхема К1804ВС2 может  выполнять как логические, так  и арифметические операции.

Таблица 3 – Выбор источников операндов в БИС КМ1804ВС1

Мнемоника	Микрокоманда			Источник операндов АЛУ
	I2	I1	I0	R	S
AQ	0	0	0	A	Q
AB	0	0	1	A	B
ZQ	0	1	0	0	Q
ZB	0	1	1	0	B
ZA	1	0	0	0	A
DA	1	0	1	D	A
DQ	1	1	0	D	Q
DZ	1	1	1	D	0

Таблица 4 – Операции АЛУ  БИС КМ1804ВС1

Мнемоника	Микрокоманда			Функция АЛУ
	I5	I4	I3
ADD	0	0	0	R+S+CO
SUBR	0	0	1	S-R-I+CO
SUBS	0	1	0	R-S-I+CO
OR	0	1	1	Ri\/Si
AND	1	0	0	Ri/\Si
NOTRS	1	0	1	Ri*/\Si
EXOR	1	1	0	Ri + Si
EXNOR	1	1	1	Ri* + Si

Примечание: Знак * около  R_i означает инверсию 

3.3.2 Блок с плавающей точкой

Блок обработки чисел  с плавающей точкой должен выполнять  команду FCMOVB ST(0), ST(i), заключающуюся в переводе ST(i) в ST(0), если CF=1.

Вещественное число требует  более сложного алгоритма обработки, так как вещественные числа состоят из трех частей: знак, порядок и мантисса. Для обработки мантисс используется 64-разрядный блок. Для построения 64-разрядного блока обработки необходимо шестнадцать четырехразрядных МПС КМ1804ВС1. Для соединения МПС по схеме ускоренного переноса необходимо использовать четыре микросхемы КМ1804ВР1 и еще одну микросхему для связи первых четырех микросхем. Следовательно, необходимо 5 схем ускоренного переноса КМ1804ВР1. Обработка порядка осуществляется в БФТ.

 

3.4 Управляющий автомат с микропрограммным  управлением

БМУ построен на БИС К1804ВУ4. Микросхема КМ1804ВУ4 – 12-разрядная схема управления адресом микрокоманд, предназначена для формирования адреса ПЗУ микрокоманд емкостью до 4К слов в составе устройств микропрограммного управления, выполняет 16 микрокоманд, которые определяют один из пяти способов формирования адреса. Микросхема обеспечивает также:

- получение следующего  адреса наращиванием предыдущего  на 1;

- многократное повторение  одного и того же адреса;

- условный или безусловный  переход к адресу, содержащемуся  либо в одном из внутренних источников, либо находящемуся на адресном входе микросхемы;

- условный или безусловный  переход к подпрограмме;

- организацию циклов.

Микросхема содержит регистр  адреса, счетчик адреса, стек глубиной пять слов, коммутатор адреса. Все внутренние регистры микросхемы срабатывают по положительному фронту синхросигнала, поступающего на тактовый вход микросхемы.

Адресные выходы У11 –  У0 микросхемы являются выходами натри  состояния.

Устройство управления (УУ) представляет собой комбинационную схему, имеющую семь входов. Она преобразует  внешние управляющие сигналы (I3 – I0, СС, ССЕ) и внутренний сигнал с ФПН в набор управляющих сигналов для блоков микросхемы. Кроме того, УУ вырабатывает три сигнала (PE, ME, VE), с помощью которых осуществляется подключение к адресной шине одного из трех внешних источников адреса – либо регистра микрокоманд, либо дешифратора команд, либо регистра прерывания.

Регистр адреса (РА) состоит  из 12 триггеров D-типа. При наличии сигнала разрешения (RLD=0) в РА записывается информация с адресного входа вне зависимости от микрокоманды. Если сигнал разрешения записи отсутствует, то в зависимости от выполняемой микрокоманды РА используется либо для записи и хранения адреса или числа циклов, принимаемых от внешнего источника по шине D, либо в качестве счетчика циклов.

Формирователь признака нуля (ФПН) вырабатывает внутренний управляющий сигнал, когда содержимое РА становится равным 0.

Счетчик адресов (СА) состоит  из регистра микрокоманд и схемы  приращения. Каждый текущий адрес с выхода КА поступает через схему приращения в регистр СА для записи. Адрес выход в регистра поступает на вход КА и вход стека.

Стек (СТ) – память, устроенная по принципу «последним записан –  первым прочитан», предназначен для  хранения адреса возврата при выполнении подпрограмм стек имеет глубину пять 12-разрядных слов и состоит из указателя стека, дешифратора, накопителя и схемы записи/считывания.

Коммутатор адреса (КА) представляет собой четырехвходовый 12-разрядный  мультиплексор, которым управляют  четыре внутренних сигнала УУ. Из четырех  поступивших на его входы адресов  КА выбирает один адрес, который с  его выхода поступает на вход СА и буферную схему.

Буферная схема адреса (БА) состоит из 12 (по числу разрядов) вентилей на три состояния. Сигнал со входа ОЕ управляет БА. Если на вход ОЕ подано напряжение низкого уровня, то на выходе адреса микросхемы Y появляется адрес микрокоманды, выбранный коммутатором адреса. Если на вход ОЕ подано напряжение высокого уровня, то выход адреса Y переходит в состояние «выключено».

Структурная схема БИС  К1804ВУ4 показана на рисунке 23.

 

Рисунок 23 - Структурная схема БИС К1804ВУ4

Графическое изображение  БИС К1804ВУ4 представлено на рисунке 24.

Рисунок 24 - Графическое изображение  БИС К1804ВУ4

 

Таблица 7 – назначение выводов  микросхемы К1804ВУ4

Вывод	Обозначение	Тип вывода	Функциональное назначение выводов
1	Y4	Выход	Адрес, 4-й разряд
2	D4	Вход	Адрес, 4-й разряд
3	Y5	Выход	Адрес, 5-й разряд
4	D5	Вход	Адрес, 5-й разряд
5	VE	Выход	Разрешение источника  адреса
6	PE	Выход	Разрешение регистра микрокоманд
7	ME	Выход	Разрешение дешифратора  микрокоманд
8	I3	Вход	Микрокоманда, 3-й разряд
9	I2	Вход	Микрокоманда, 2-й разряд
10	UCC	-	Напряжение питания
11	I1	Вход	Микрокоманда, 1-й разряд
12	I0	Вход	Микрокоманда, 0-й разряд
13	CCE	Вход	Разрешение условия
14	CC	Вход	Условие
15	RLD	Вход	Разрешение записи в регистр  адреса
16	FL	Выход	Сигнал «Стек заполнен»
17	D6	Вход	Адрес, 6-й разряд
18	Y6	Выход	Адрес, 6-й разряд
19	D7	Вход	Адрес, 7-й разряд
20	Y7	Выход	Адрес, 7-й разряд
21	D8	Вход	Адрес, 8-й разряд
22	Y8	Выход	Адрес, 8-й разряд
23	D9	Вход	Адрес, 9-й разряд
24	Y9	Выход	Адрес, 9-й разряд
25	D10	Вход	Адрес, 10-й разряд
26	Y10	Выход	Адрес, 10-й разряд
27	D11	Вход	Адрес, 11-й разряд
28	Y11	Выход	Адрес, 11-й разряд
29	OE	Вход	Разрешение выходов адреса
30	GND	-	Общий
31	T	Вход	Тактовый сигнал
32	C0	Вход	Перенос в счетчик адреса
33	Y0	Выход	Адрес, 0-й разряд
34	D0	Вход	Адрес, 0-й разряд
35	Y1	Выход	Адрес, 1-й разряд
36	D1	Вход	Адрес, 1-й разряд
37	Y2	Выход	Адрес, 2-й разряд
38	D2	Вход	Адрес, 2-й разряд
39	Y3	Выход	Адрес, 3-й разряд
40	D3	Вход	Адрес, 3-й разряд