Государственное образовательное учреждение высшего  профессионального образования

Филиал  Санкт-Петербургского государственного морского технического университета в  городе Северодвинске – СЕВМАШВТУЗ

Факультет кораблестроения и океанотехники

Кафедра №11

Курсовая работа

по дисциплине “Архитектура ЭВМ”

Модель  учебной ЭВМ

Студент  Соболев С.В.

     Группа  4208

     Преподаватель Чецкий В.И.

 

Содержание

Пояснительная записка 3

Введение 4

Задание №1 5

Задание №2 7

Задание №3 9

Задание №4 11

Задание №5 14

Задание №6 18

Задание №7 21

Задание №8 24

Заключение 26

Список  литературы 27

 

Пояснительная записка

  Цикл  работ выполнен в рамках курса  „Архитектура ЭВМ“.

  Все работы выполнены на программной  модели учебной ЭВМ и взаимодействующих  с ней программных моделях  ВУ и кэш-памяти. Учебная ЭВМ является упрощенной программной моделью компьютера, позволяющей обучаемым освоить базовые понятия архитектуры: система команд, командный цикл, способы адресации, уровни памяти, способы взаимодействия процессора с внешними устройствами.

  Цикл  включает работы различного уровня. Работы № 1-4 ориентированы на первичное знакомство с архитектурой процессора, системой команд, способами адресации и основными приемами программирования на машинно-ориентированном языке. Работа № 5 иллюстрирует реализацию командного цикла процессора на уровне микроопераций. Работа № 6 посвящена способам организации связи процессора с внешними устройствами, а в работах № 7 и 8 рассматривается организация кэш-памяти и эффективность различных алгоритмов замещения.

 

Введение

  Во  многих случаях знание операторов языка  высокого уровня, структуры данных и способов их обработки является достаточным для создания различных полезных приложений. Однако по-настоящему решать проблемы, связанные с управлением различной, особенно нестандартной, аппаратурой (программирование „по железу“) невозможно без знания ассемблера. Не случайно практически все компиляторы языков высокого уровня содержат средства связи своих модулей с модулями на ассемблере либо поддерживают выход на ассемблерный уровень программирования.

  Однако  проводить начальное обучение программированию на низком уровне с рассмотрением  механизмов взаимодействия устройств  на реальном языке, например x86 на персональной ЭВМ, не всегда удобно. В этом случае между пользователем и аппаратурой ЭВМ присутствует операционная система (ОС), которая существенно ограничивает желания пользователя экспериментировать с аппаратными средствами. Для преодоления этих ограничений необходимо обладать глубокими знаниями как ОС, так и аппаратных средств ЭВМ.

  Используемая программная модель учебной ЭВМ отражает все основные особенности систем команд и структур современных простых ЭВМ, включает в себя, помимо процессора и памяти, модели нескольких типичных внешних устройств. Модель позволяет изучить основы программирования на низком уровне, вопросы взаимодействия различных уровней памяти в составе ЭВМ и способы взаимодействия процессора с внешними устройствами.

 

Задание №1

Архитектура ЭВМ и система  команд

  Цель работы – знакомство с интерфейсом модели ЭВМ, методами ввода и отладки программы, действиями основных классов команд и способов адресации.

Теоретические положения:

  Модель  содержит процессор, оперативную (ОЗУ) и сверхоперативную память, устройство ввода и устройство вывода.

  Процессор состоит из устройства управления, арифметико-логического устройства (АЛУ), десяти регистров общего назначения (РОН) и системных регистров (CR, PC, SP и др.). Доступ ко всем регистрам  и флагам процессора обеспечивается через окно Процессор.

  Регистры  Асс, DR, IR, OR, CR и все ячейки ОЗУ  и РОН имеют длину 6 десятичных разрядов, регистры PC, SP, RA и RB – 3 разряда. В окне Процессор отражаются текущие значения регистров и флагов, причем в состоянии Останов все регистры, включая регистры блока РОН, и флаги (кроме флага I) доступны для непосредственного редактирования.

  Сверхоперативная  память с прямой адресацией содержит десять регистров общего назначения R0-R9. Доступ к ним осуществляется через регистры RAR и RDR.

  АЛУ выполняет одну из арифметических операций, определяемую кодом операции (СОР), над содержимым аккумулятора (Асс) и  регистра операнда (DR). Результат операции всегда помещается в Асс. При завершении выполнения операции арифметическое устройство вырабатывает сигналы признаков  результата: Z = 1, если результат равен  нулю; S = 1, если результат отрицателен; OV = 1, если при выполнении операции произошло  переполнение разрядной сетки. В случаях, когда эти условия не выполняются, соответствующие сигналы имеют нулевое значение.

  В модели ЭВМ предусмотрены внешние устройства двух типов: первый – регистры IR и OR, которые могут обмениваться с  аккумулятором с помощью безадресных  команд IN (Асс := IR) и OUT (OR := Асс); второй –  набор моделей внешних устройств, которые могут подключаться к  системе и взаимодействовать  с ней в соответствии с заложенными в моделях алгоритмами.

  Устройство  управления осуществляет выборку команд из ОЗУ в последовательности, определяемой естественным порядком выполнения команд (т. е. в порядке возрастания адресов  команд в ОЗУ) или командами передачи управления; выборку из ОЗУ операндов, задаваемых адресами команды; инициирование  выполнения операции, предписанной командой; останов или переход к выполнению следующей команды.

Вариант задания:

 

Команды и коды:

Результаты  выполнения:

 

Задание №2

Программирование  разветвляющегося процесса

  Целью работы является  ознакомление с командами безусловной и условной передачи управления, а также исследование механизма прямой и непосредственной адресации.

Теоретические положения:

  Для нарушения естественной последовательности выполнения команд используются команды  передачи управления, изменяющие содержимое счетчика команд (регистра PC). Учебная ЭВМ располагает следующими командами передачи управления: безусловный и шесть условных переходов, вызов подпрограммы, возврат из подпрограммы, цикл, программное прерывание, возврат из прерывания. Команды условной передачи управления используются для реализации алгоритмов, пути в которых зависят от исходных данных.

Исходные  данные варианта задания: 

Граф-схема  алгоритма решения  задачи:

  

  Оценив  размер программы примерно в 20-25 команд, отведем для области данных ячейки ОЗУ, начиная с адреса 030. Составленная программа с комментариями представлена в виде таблицы.

Текст программы: