Архітектура комп'ютерів

Сімейство х86 фірми  Іntel почалося з 16-розрядного процесора 8086. Усі наступні моделі процесорів, у тому числі 32-розрядні (386, 486, Pentіum, Pentіum Pro, Pentіum ІІ, Celeron) і з 64-розрядним розширенням ММХ, містять у собі систему команд і програмну модель попередніх, забезпечуючи сумісність з раніше написаним програмним забезпеченням.

1.2.2.  Характеристики процесорів

1.  Фірма-виготовлювач: ІNTEL, AMD.

                            

 

2.  Тактова частота (МГЦ, ГГЦ). Центральний процесор виконує операції по тактах, отже, чим вище частота, тим вище продуктивність комп'ютера.

3. Кеш-пам'ять – сверхоперативное запам'ятовуюче пристрій, що служить буфером обміну інформацією між ЦП і основною оперативною пам'яттю.

Структура Кеш-пам'яті

 

    Для кэш 1-го рівня  швидкодія складає менш 1нс. ЦП  спочатку звертається до кэш  1-го рівня, якщо не знайшов  потрібних даних, то звертається  до кэш 2-го рівня, а якщо  і там немає потрібних даних,  то звертається до ООП. Якщо  ЦП не знайшов дані в кэш першого рівня, він вважає, що вона застаріла.

    Сверхоперативность кэш  полягає в її дуже високій  швидкодії (від 0.3 до 3 нс.). КЭШ  1ур. – найшвидша пам'ять комп'ютера. Однак вона не великого обсягу .Її обсяг – 16.32 кб, кэш 2 рівні. Має швидкодія 2-3 рази менше, ніж кэш 1рівня, але її обсяг на багато більше – 192,256,512 кб.

ООП має обсяг 256.512мб, а швидкодія 3?10 нс.

4.  Частота системної шини FSB – 400,533,800 Мгц. Чим вище частота, тим швидше  

            ЦП і ООП взаємодіють. 

5. Технологія виготовлення процесора. Вона виміряється в мікронах (мкм). Процесор складається з погляду  комп'ютерної електроніки з безлічі транзисторів. Фізичні розміри цих транзисторів і є технологія виготовлення процесора (0,13 мкм, 0,10 мкм).

6.  Архітектура процесора.

7.  Кількість конвеєрів.

8. Набір основних і додаткових  програм процесора.

9.  Споживана потужність (Ут).

10. Розрядність (біти): 32 і 64 біт.

1.2.3. Архітектура процесора  Pentіum

КПК – кэш програмного коду;

КД – кэш даних;

      Логічна розбивка  кэш називається роздільним кэшированием. Воно підвищує швидкодію процесора.

      БВ – буфер вибору – блок вибирає команди відповідно до  блоку пророкування правильної адреси переходу (БППАП). Блок допомагає на 80% точно пророчити, які команди повинні йти після перевірки умови.

      АЛУ – у кожнім АЛУ реалізований конвеєр. АЛУ працює тільки з целочисленными даними.

      НР – набір регістрів.

      БКВ із ПЗ  – блок конвеєрних обчислень з  коми, що плаває. Виконує три основних операції (арифметичні *,+, /).

     АЛУ виконує команди,  але чим більше АЛУ, тим більше  залежність між їх виконанням. Чим менше кількість АЛУ(3-4) тим  ефективніше буде робота з  виконанню команд. Якщо в процесорі використовується 2 і більш АЛУ, то така архітектура називається суперскалярної.

1.2.4. Арифметико-логічний пристрій

АЛУ – одна з основних функціональних частин процесора, що здійснює безпосереднє перетворення інформації.

Всі операції, виконувані в АЛУ, можна розділити на наступні групи:

• операції двоичной арифметики для чисел з фіксованою крапкою;
• операції двоичной (шестнадцатеричной) арифметики для чисел із  крапкою, що плаває;
• операції десяткової арифметики над числами, представленими в двоїчно-десятковому коді;
• операції адресної арифметики (при модифікації адрес команд);
• операції спеціальної арифметики (нормалізація, зрушення);
• логічні операції;
• операції над алфавітно-цифровими полями.

Для виконання перерахованих операцій в АЛУ включають наступні функціональні вузли:

• сумматор (для виконання підсумовування й інших дій над кодами операндов);
• регістри (для збереження кодів операндов на час виконання дії над ними);
• сдвигатели (для зрушення коду на один чи кілька розрядів  чи вправо вліво);
• перетворювачі (для перетворення прямого коду числа в зворотний чи додатковий);
• комбінаційні схеми (для реалізації логічних операцій, мультиплексирования даних, керованої передачі інформації, формування ознак результату).

Регістри й у деяких випадках сумматоры мають ланцюга керування прийомом, видачею і скиданням кодів операндов. Логічні операції, операції зрушення і перетворення кодів можуть виконуватися не тільки спеціальними пристроями, але і за допомогою додаткових зв'язків регістрів і сумматора.

Структура АЛУ

Узагальнена структурна схема АЛУ  включає:

• блок регістрів для прийому і розміщення операндов і результатів;
• операційний блок, у якому здійснюється перетворення операндов відповідно до  реалізованих алгоритмів;
• схеми контролю, що забезпечують безупинний оперативний контроль і діагностування помилок;
• блок керування (БУ), у якому після прийому коду операції (КІП) з центрального пристрою керування формуються керуючі сигнали (ВУС), що координують взаємодію усіх вузлів АЛУ між собою і з іншими блоками процесора.

Блок регістрів зв'язаний з РОН  центрального процесора і кеш-пам'яттю даних.

Іноді АЛУ не містить свого БР, у цьому випадку операційний  блок безпосередньо працює з регістрами загального призначення процесора. Для оперативного керування виконанням операції в ПРО на різних етапах аналізується преутворена інформація і формуються сигнали ознак (прапори), що використовуються в БУ для вироблення і посилки в процесор сигналу ознаки результату (ПРЕЗ).

Для оцінки АЛУ використовуються наступні характеристики: безліч виконуваних операцій, розрядність, час виконання операцій, надежностные й енергетичні характеристики.

Сумматоры

Сумматоры АЛУ поділяються:

• по типі використання для підсумовування базових елементів (комбінаційні і нагромаджуючі);
• по способі здійснення операції підсумовування (послідовні і рівнобіжні).

Сумматоры послідовної дії виконуються, як правило, на комбінаційних елементах; на сьогоднішній день пристрою такого типу майже не застосовуються. В  АЛУ сучасних ЕОМ середньої і  високої продуктивності застосовуються сумматоры рівнобіжної дії, виконувані на нагромаджуючих чи комбінаційних елементах.

 

ЯК  нагромаджуючі елементи можуть служити звичайні T-тригери. Перед  підсумовуванням тригери сумматора  встановлюються в нульовий стан сигналом скидання. Потім на рахункові входи тригерів подається перший доданок і запам'ятовується. У наступному такті на входи тригерів подається другий доданок.

Тригери тих розрядів, у яких другий доданок дорівнює 1, змінюють свій стан на протилежне. У тих розрядах, у  яких тригери перейшли з одиничного стану в нульове, виникають сигнали переносів, послідовно передані в старші розряди сумматора. Арифметичні операції сумматора виконуються з урахуванням знаків операндов.

 

Класифікація АЛУ

По способі представлення чисел:

• для чисел з фіксованою крапкою;
• для чисел із  крапкою, що плаває;
• для десяткових чисел.

По способі дії над операндами:

• послідовні;

У рівнобіжних АЛУ операнды представляються  рівнобіжним кодом і операції відбуваються паралельно в часі над  усіма розрядами операндов.

• рівнобіжні.

У послідовних АЛУ операнды представляються  в послідовному коді, а операції виробляються послідовно в часі над  їхніми окремими розрядами. Такі АЛУ, як правило, використовують конвеєрний метод  обробки, при якому сполучаються в часі фази виконання операції для різних розрядів операндов.

По виконуваних функціях АЛУ  підрозділяються на:

• багатофункціональні;

У багатофункціональних АЛУ всі  можливі операції для усіх форм представлення  чисел виконуються тими самими   схемами, що комутируються потрібним  образом у залежності від необхідного режиму роботи.

• функціональні (блокові).

У блоковому АЛУ операції над  числами з фіксованою і  крапкою, що плаває, десятковими й алфавітно-цифровими  полями, операції множення виконуються  в окремих блоках. Такий підхід дозволяє збільшити швидкість роботи АЛУ за рахунок використання швидкодіючих блоків, а також за рахунок організації рівнобіжної роботи цих блоків. Однак у цьому випадку значно збільшуються витрати на устаткування.

По структурній організації  АЛУ підрозділяються на пристрої, що мають:

• реєстрову структуру з безпосередніми зв'язками і закріпленою логікою;
• магістральну структуру з зосередженою пам'яттю і логікою.

В АЛУ з реєстровою структурою за кожним з регістрів закріплена своя логічна схема, використовувана для виконання мікрооперації (див. мал.).

Приклад:

З регістром Рг1 безпосередньо зв'язаний перетворювач коду ПК1. З регістром Рг3 об'єднаний КСМ за схемою нагромадження сумматора, а з КСМ, у свою чергу, зв'язані ПК2 і комбінаційна схема КС для мультиплексирования вхідних даних. На регістрі Рг3 виконуються мікрооперації зрушення  чи вправо вліво і скидання. Регістр Рг4 виконує мікрооперації зрушення і безпосередньо зв'язаний із ПК3. Таким чином, в АЛУ з такою структурою функції збереження і перетворення інформації виконуються тим самим   операційним блоком.

 

 

 

В АЛУ з магістральною структурою регістри виділені в окремий блок, а схеми для перетворення інформації виділені також в окремий операційний блок (ПРО), що зв'язаний із блоками регістрів по входах і виходам. Блок регістрів (БР) здійснює функції прийому, збереження і видачі операндов і результатів, а ПРО виконує весь набір мікрооперацій над словами, збереженими в блоці регістрів. В АЛУ з такою структурою блок регістрів може бути реалізований чи як СОЗУ, чи як сукупність окремих регістрів з індивідуальними схемами керування. Структура ж ПРО має наступні модифікації:

• послідовне з'єднання операційних вузлів;
• рівнобіжне з'єднання операційних вузлів.

Приклад АЛУ з магістральною  структурою з послідовним з'єднанням вузлів ПРО.

У цьому АЛУ перетворювач коду ПК, комбінаційний сумматор КСМ і  сдвигатель СДВ з'єднані послідовно, причому ПК і КСМ по входах зв'язані  з вихідними шинами блоку регістрів, а вихід СДВ – із вхідною шиною блоку регістрів. Така організація операційного блоку дає можливість виконувати з високою швидкістю послідовності мікрооперацій, що забезпечують виконання одного слова.

 

 

У випадку ж рівнобіжного з'єднання  операційних блоків АЛУ всі операційні блоки: СМ, СДВ, КС, ПК паралельно з'єднуються  з вхідними і вихідними шинами блоку регістрів, що дозволяє виконувати кілька мікрооперацій паралельно. Виглядає це так, як показано на рис. 7.5.

 

Методи підвищення швидкодії АЛУ

Одним з таких методів є реалізація принципу локального паралелізму. Суть цього принципу – у распараллеливании в часі алгоритму виконуваної окремо команди на ряд незалежних етапів і їхньої реалізації на різних операційних блоках АЛУ.

Другий добре відомий метод  – конвеєрна обробка. Операційний блок розділяється на кілька частин – рівнів конвеєра. На кожній ступіні виконується визначена стадія операції (наприклад, зчитування операндов, порівняння порядків чисел, додавання мантис чисел і так далі). Сполучення стадій виконання декількох операцій на різних ступінях конвеєра приводить до того, що реалізація наступної операції починається до закінчення попередньої. Це значно збільшує швидкодія операційного блоку.

Інший спосіб скорочення тривалості виконання многотактных операцій – використання ефективних алгоритмів. При використанні таких алгоритмів сполучається використання швидкодіючих блоків, одночасно аналізу декількох розрядів операндов і реалізація конвеєрного методу обробки.

Найбільш новий спосіб збільшення швидкодії всіх блоків процесора  ЕОМ – уведення векторних операцій – операцій над упорядкованими масивами даних (у суперэвм векторні операції з'явилися давно, у зв'язку з чим у складі процесорів з'явилася спеціалізація пристроїв по типах операндов – скалярні і векторні). Наприклад, у сучасних процесорах з'явилися реєстрова пам'ять і засоби обробки двох типів: векторні і скалярні.

До векторних засобів обробки відносяться:

• один чи кілька арифметичних конвеєрів для обробки елементів векторів;
• векторні регістри для збереження векторної інформації.

Векторні засоби обробки даних  дозволяють збільшити продуктивність ЕОМ у кілька разів.

 

Конвеєризація процесорів.

 

Робота процесора без конвеєра

 

 

 

 

Вибірка – на цьому етапі команда вибирається за допомогою БВ

Декодування – перетворення команди в двоичный код.

Виконання – виконання даної команди .

 

Триступінчастий конвеєр

 

Кожна ступінь  відповідає однієї подкоманде.

 

    Триступінчастий конвеєр  працює в 3-и разу швидше, ніж  проц. без конвеєра, тобто за 1 такт  конвеєр обробляє відразу три  3-и команди(чи одну повну команду).

   Недолік:  можливі так називані розриви  конвеєра. Розрив може виникнути,  якщо одна команда на конвеєрі  є командою умови, тобто при  цьому можливо розгалуження алгоритму.

   Для того  щоб зменшити кількість розривів  конвеєра служить блок БППАП.

 

 

 

Пятиступенчатый конвеєр

 

   Пятиступенчатый конвеєр  у 1,5 р. працює швидше, ніж 3х  ст. конвеєр і в 5 разів швидше  в порівнянні з процесором  без конвеєра.

Адр. – адреса (адресація).  Зап. – запис в АП.

 

  Додавання 2х ступіней підвищує  продуктивність у 1,5 рази. У процесорах PENTІUM реалізується 5 східчастий конвеєр. А в сучасних процесорах кількість ступіней – 10,12.16 і т.д.