Отладка систем с помощью микроспроцессорных систем

Министерство образования и  науки

Федеральное Бюджетное

Государственное образовательное  учреждение

высшего профессионального образования

“Ковровская государственная технологическая академия

им. В.А.Дегтярева”

 

 

 

 

Кафедра АиУ

 

 

 

 

 

 

КУРСОВАЯ РАБОТА

 

по дисциплине: «Микропроцессорные устройства систем управления движением»

на тему: «Отладка систем с помощью микропроцессорных систем.

JTAG-тестирование»

 

 

 

 

 

 

 

Руководитель:                                                                           Зайко И.В.

 

Исполнитель:                                                                          ст. гр. РС-109                                       

                                                                                                    Столбов Д.П.

 

 

 

 

 

 

      

                                                     Ковров 2013

 

 

Содержание.

Содержание…………………………………………………………2

Введение…………………………………………………………….3

       1. Обнаружение ошибки и диагностика неисправности………....5

       2. Средства отладки МПС………………………………………….6

       3. Автономная и комплексная отладка МПС………..…………...12

       4. Интерфейс JTAG: тестирование плат,

           программирование и отладка…………………………………....14

       5. Место JTAG-тестирования в общем процессе производства....18

Заключение……………………………………………………….....19

       Список  литературы…………………………………………………20

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Введение.

О правильности функционирования микропроцессорной  системы на уровне "черного ящика" с полностью неизвестной внутренней структурой можно говорить лишь тогда, когда произведены ее испытания, в ходе которых реализованы все  возможные комбинации входных воздействий, и в каждом случае проверена корректность ответных реакций. Однако исчерпывающее  тестирование имеет практический смысл  лишь для простейших элементов систем. Следствием этого является тот факт, что ошибки проектирования встречаются  при эксплуатации, и для достаточно сложных систем нельзя утверждать об их отсутствии на любой стадии жизни  системы. В основе почти всех методов  испытаний лежит та или иная гипотетическая модель неисправностей, первоисточником  которой служат неисправности, встречающиеся  в практике. В соответствии с моделью  в рамках каждого метода предпринимаются  попытки создания тестовых наборов, которые могли бы обеспечить удовлетворительное выявление моделируемых неисправностей. Любой метод тестирования хорош  ровно настолько, насколько правильна  лежащая в его основе модель неисправности.

Важным  моментом является правильный выбор  соотношения между степенью общности модели, стоимостью и степенью сложности  формирования и прогона тестов, ориентированных  на моделируемые неисправности. Чем  конкретнее модель, тем легче создать  для нее систему тестов, но тем  выше вероятность того, что неисправность  останется незамеченной. Если же модель неисправностей излишне общая, то из-за комбинаторного возрастания числа  необходимых тестовых наборов и/или  времени вычислений, требуемого для  работы алгоритмов формирования тестов, она станет непрактичной и пригодной  только для несложных систем.

 

 

 

 

 

 

 

1. Обнаружение ошибки и диагностика неисправности.

 Дефект не может быть обнаружен до тех пор, пока не будут созданы условия для возникновения из-за него неисправности, результат которой должен быть, в свою очередь, передан на выход испытуемого объекта, для того чтобы сделать неисправность наблюдаемой. Метод испытаний должен позволить генерировать тесты, ставящие испытуемый объект в условия, при которых моделируемые неисправности проявляли бы себя в виде обнаруживаемых ошибок. Если испытуемый объект предназначен для эксплуатации, то при обнаружении ошибки необходимо произвести локализацию неисправности с целью ее устранения путем ремонта или усовершенствования испытуемого объекта.

Диагностика неисправности - процесс определения  причины появления ошибки по результатам  тестирования. Отладка - процесс обнаружения  ошибок и определение источников их появления по результатам тестирования при проектировании микропроцессорных  систем. Средствами отладки являются приборы, комплексы и программы .

Точность, с которой тот или иной тест локализует неисправности, называется его разрешающей способностью. Требуемая  разрешающая способность определяется конкретными целями испытаний. Например, при испытаниях аппаратуры в процессе эксплуатации для ее ремонта часто  необходимо установить, в каком сменном  блоке изделия имеется неисправность. В заводских условиях желательно осуществлять диагностику неисправности  вплоть до уровня наименьшего заменяемого  элемента, чтобы минимизировать стоимость  ремонта. В лабораторных условиях в  процессе отладки опытного образца  необходимо определять природу неисправности (физического или нефизического  происхождения). В случае возникновения  и проявления дефекта требуется  локализовать место неисправности  с точностью до заменяемого элемента, а при проявлении субъективной неисправности - с точностью до уровня представления (программного, схемного, логического  и т. д.), на котором была внесена  неисправность, и места.

Так как  процесс проектирования микропроцессорной  системы содержит неформализуемые этапы, то отладка системы предполагает участие человека.

Свойство  контролепригодности системы.

Успех отладки  зависит от того, как спроектирована система, предусмотрены ли свойства, делающие ее удобной для отладки, а также от средств, используемых при отладке. Для проведения отладки  проектируемая микропроцессорная  система должна обладать свойствами управляемости, наблюдаемости, предсказуемости.

Управляемость - свойство системы, при котором ее поведение поддается управлению, т. е. имеется возможность остановить функционирование системы в определенном состоянии, и затем снова ее запустить. Наблюдаемость - свойство системы, позволяющее  проследить за поведением системы, сменой ее внутренних состояний. Предсказуемость - свойство системы, позволяющее установить систему в состояние, из которого все последующие состояния могут  быть предсказаны.

2. Средства отладки МПС.

Для разработки и отладки аппаратуры проектируемых МПС требуются  приборы, умеющие: выполнять функции  аналогового прибора, т. е. измерять напряжение и ток, воспроизводить форму  сигнала, подавать импульсы определенной формы и т. д.; подавать последовательность сигналов одновременно на несколько  входов в соответствии с заданной временной диаграммой или заданным алгоритмом функционирования; собирать значения сигналов многих линий в  течение одного и того же промежутка времени, который определяется задаваемыми (программируемыми) событиями –  комбинацией или последовательностью  сигналов на линиях; обрабатывать и  представлять собранную информацию либо в виде временной диаграммы, либо в виде таблицы логических состояний, либо на языке высокого уровня.

Для автономной отладки широко используются осциллографы, вольтметры, амперметры, частотомеры, генераторы импульсов  и кодов, позволяющие отлаживать аппаратуру на схемном уровне.

Для проведения комплексной отладки  МПС используют логические анализаторы, оценочные и отладочные комплексы, комплексы диагностирования и развития.

Логические анализаторы – контрольно-измерительные  приборы, предназначенные для сбора  данных о поведении дискретных систем, для обработки этих данных и представления  их оператору на различных уровнях  абстракции. Они работают независимо и незаметно для испытуемых дискретных систем и применяются для их отладки и диагностирования (в первую очередь микропроцессорных систем).

Логические анализаторы (ЛА) характеризуются  числом каналов, емкостью памяти на канал, частотой записи, способами синхронизации  и запуска, формами представления  данных.

ЛА (рис.1) включает в себя компаратор уровней входных сигналов (КУ), запоминающее устройство (ЗУ), логический компаратор (ЛК), генераторы задержки (Г3) и синхросигналов (ГСС), переключатель режима (ПР), устройства запуска (У3) и управления визуальным выводом (УУВВ), дисплей (Д).

На входные каналы ЛА поступают  сигналы с отлаживаемой и диагностируемой  аппаратуры. Сформированный компараторами  уровней набор значений сигналов подается на входы ЗУ и ЛК. ЗУ функционирует  подобно группе сдвиговых регистров.

Рис.1 Структура логического анализатора

Логический компаратор предварительно настраивается (программируется) на обнаружение  определенной последовательности наборов  значений сигналов. После поступления  запрограммированной последовательности входных наборов ЛК выдает сигнал на вход Г3, который по истечении  запрограммированного времени выдает сигнал на вход У3, инициирующее или  прекращающее запись наборов значений входных сигналов в ЗУ. После прекращения  записи в ЗУ УУВВ транслирует информацию на экран дисплея в удобном  для интерпретации виде.

Логический анализатор при определении  значений сигналов, в отличие от представления реальных временных  функций при исследовании аналоговых сигналов с помощью осциллографа, отображают нормированные по уровню цифровые сигналы.

Синхросигналы, в моменты появления которых производится запись информации в память ЛА, могут поступать как извне, с диагностируемой системы, так и с внутреннего генератора ЛА. В первом случае режим записи называют синхронным, во втором – асинхронным. ЛА, имеющие синхронный режим, называются анализаторами логических состояний, а ЛА, в которых реализован асинхронный режим, – анализаторами временных состояний.

Рис. 2 Вид сигналов на входе и на выходе компаратора уровней

Дополнительные возможности по сбору данных обеспечивают квалификаторы (квалификационные входы, определители) – отдельные входы, значения сигналов которых не фиксируются в памяти, но определяют функции коммутации синхросигналов, что позволяет записывать данные выборочно и тем самым экономить  емкость ЗУ.

В реальных системах в промежутках  между синхросигналами могут  возникать ложные кратковременные  сигналы и помехи, которые не фиксируются  в памяти независимо от режима работы ЛА. Обнаружение такого рода сигналов осуществляется методами увеличения тактовой частоты в асинхронном режиме и использования режима “ловушек” (с помощью триггеров -защелок).

Генераторы слов (генераторы данных, генераторы тестовых последовательностей ) – приборы, предназначенные для формирования и подачи входных воздействий на диагностируемую систему; они, как правило, состоят из  ЗУ, драйверов, устройства управления, генератора синхросигналов,  устройства управления вводом, дисплея и клавиатуры.

Последовательность входных наборов, которую необходимо подать на диагностируемую  систему, заносится в ЗУ с помощью  клавиатуры, либо через стандартный  интерфейс из памяти микроЭВМ. Устанавливаются: частота тактирования, с которой входные наборы будут подаваться на систему, уровни сигналов “O” или “1” (обеспечиваются драйверами), режим цикличности подачи воздействий (один цикл, n циклов, непрерывный).

По способу подачи воздействий  генераторы слов подразделяются на генераторы слов последовательного и параллельного  кодов. По способу реализации устройства управления можно выделить три типа генераторов слов: с буферной памятью; с управляющей памятью (память здесь  делится на две части – данных и команд, имеющих общее управление и общий регистр адреса); c алгоритмическим генерированием последовательностей (основа – микропрограм-мируемый специализированный процессор).

Комплексы диагностирования объединяют возможности ЛА и генераторов  слов, способны подавать входные воздействия  на диагностируемую систему, собирать и анализировать ответные реакции  системы. Они представляют собой не простое объединение любых ЛА и генератора слов, а имеют режим, при котором генератор слов и ЛА функционируют как единое целое под общим управлением МП, с общим ПО, с согласованными по времени распространения сигналами.

Комплексы диагностирования содержат: микроЭВМ с периферией, генератор слов ГС и логический анализатор ЛА.

МикроЭВМ подготавливает тестовые наборы, загружает и настраивает на определенный режим работы ГС и ЛА, анализирует результаты тестирования, обрабатывает информацию о поведении объекта диагностирования (ОД), представляет информацию о ее поведении на языках, используемых при проектировании, осуществляет диалог с оператором.

Оценочные комплексы предназначены  для проведения отладки МПС на программном уровне. Оценочные комплексы  – это микроЭВМ в минимальном составе, на базе которой создается проектируемая МПС с подключенными клавиатурой и дисплеем, а также возможностью подключения аппаратуры пользователя. В комплексах используются как одноплатные микроЭВМ, предназначенные для встраивания в различное оборудование, так и специально спроектированные для этих целей микроЭВМ. Эти комплексы при проектировании МПС являются хорошим средством обучения и оценки возможностей микропроцессоров, стендом для макетирования; дают возможность выполнять программы в реальном времени и непосредственно на реальном МП, но практически не способны генерировать ПО; занимают ресурсы проектируемой системы (адресное пространство памяти); не позволяют собирать информацию о поведении и управлять поведением проектируемой системы в режиме реального времени. В состав оценочного комплекса входят МП, ПЗУ для хранения системных программ, ОЗУ для хранения данных и отлаживаемых программ, контроллер ввода-вывода для подключения клавиатуры и дисплея. Как правило, в оценочном комплексе имеется интерфейс последовательного асинхронного канала ввода-вывода и параллельный порт ввода-вывода. Часто предусматривается возможность установки дополнительных интегральных схем ПЗУ и ОЗУ пользователя в свободные гнезда на плате. Магистраль микроЭВМ выводится на разъем и к ней могут быть подключены разрабатываемые устройства, дополнительная память, контроллеры ввода-вывода и внешних запоминающих устройств. Программное обеспечение оценочных комплексов ограничивается монитором (в ПЗУ), который представляет достаточно гибкие средства для отладки программ: пошаговый режим, задание контрольных точек разрыва, загрузку и отображение содержимого регистров и памяти.